作者：曾立 丁运鸿 陈亮
赛前辅导及文稿整理辅导教师：肖看
本系统以51单片机及FPGA为控制核心，由正弦信号发生模块、功率放大模块、调幅（AM）、调频（FM）模块、数字键控（ASK，PSK）模块以及测试信号发生模块组成。采用数控的方法控制DDS芯片AD9851产生5Hz－20MHz正弦信号，经滤波、放大和功放模块放大至6v并具有一定的驱动能力。测试信号发生模块产生的1kHz正弦信号经过调幅（AM）模块、调频（FM）模块，对高频载波进行调幅或调频。二进制基带序列信号送入数字键控模块，产生二进制PSK或ASK信号，同时对ASK信号进行解调，恢复出原始数字序列。另外，本系统还配备有液晶显示屏、遥控键盘，提供了友好的人机交互界面。
ABSTRACT
This system is in the core of Micro-Processor and FPGA (Field Programmable Gate Array), consist of sine signal generating module, Power amplifier, Amplitude Modulator, Frequency Modulator, ASK/PSK module and test signal generating module. The AD9851 controlled by Micro－Process in digital way to generate sine signal with the bandwidth 5Hz to 20MHz adjustable per 1Hz. After processing by LPF & power amplifier, the output signal has a peak value of move than 6V. The sine signal at 1 KHz was send to AM and FM module to modulate the high frequency carrier waveform. The binary sequential was send to the relative module to generate ASK and PSK signal. At last demodulate module demodulate the ASK signal and got the same binary sequential as set before.
In order to provide a friendly user interface, the LCD and remote infrared control keyboard was introduced in this system.
一、 方案的设计和论证
题目要求产生1kHZ－10MHz正弦信号，并在此基础上，产生模拟调幅信号、模拟调频信号、二进制PSK、ASK信号。1kHZ－10MHz的正弦信号发生器是本设计的关键，以此为基础，对该信号进行各种调制，得到题目要求的各种波形。
1.正弦信号产生部分
方案一：使用集成函数发生器芯片ICL8038。
ICL8038能输出方波、三角波、正弦波和锯齿波四种不同的波形，将他作为正弦信号发生器。它是电压控制频率的集成芯片，失真度很低。可输入不同的外部电压来实现不同的频率输出。为了达到数控的目的，可用高精度DAC来输出电压以控制正弦波的频率。
方案二：锁相环频率合成器（PLL）
锁相环频率合成器（PLL）是常用的频率合成方法。锁相环由参考信号源、鉴相器、低通滤波器、压控振荡器几个部分组成。通过鉴相器获得输出的信号FO与输入信号Fi的相位差，经低通滤波器转换为相应的控制电压，控制VCO输出的信号频率，只有当输出信号与输入信号的频率于相位完全相等时，锁相环才达到稳定。
如果在环路中加上分频系数可程控的分频器，即可获得频率程控的信号。 由于输出信号的频率稳定度取决于参考振荡器信号fi ，参考信号fi 由晶振分频得到，晶振的稳定度相当高，因而该方案能获得频率稳定的信号。一般来说PLL的频率输出范围相当大，足以实现1kHz－10MHZ的正弦输出。如果fi＝100Hz只要分频系数足够精细（能够以1步进），频率100Hz步进就可以实现。
方案三：直接数字频率合成（DDS）
DDS是一种纯数字化方法。它现将所需正弦波一个周期的离散样点的幅值数字量存入ROM中，然后按一定的地址间隔（相位增量）读出，并经DA转换器形成模拟正弦信号，再经低通滤波器得到质量较好的正弦信号，DDS原理图如下：
图 1 DDS原理图
方案一（VOC）不能实现稳定频率信号的输出并且难于数字控制。并且电容、电阻参数随温度等其他因素的影响，频率稳定度以及电路的稳定度都较低，实现也较复杂，不予采纳。虽然ICL8038可很好的实现频率输出的控制，但查看ICL8038的设计资料可知其频率输出范围为0.01Hz～300kHz，不能达到题目的要求，故不予选用。PLL方案和DDS方案都能实现1kHz～10MHz的稳定的信号输出，且能达到100Hz频率步进，但是PLL的动态特性却很差，在频率改变时，环路从不稳定到稳定的过程有时间延迟。相比较而言，DDS的频率输出范围一般低于PLL，且杂散也大于PLL方案，但DDS信号源具有输出频率稳定度高、精度更高、分辨率更高且易于程控等优点，且频率改变不存在失调过程，尽管有杂散干扰，只需在输出级加滤波器仍可以得到质量很好的正弦波形。
对于DDS的实现，采用可编程逻辑器件设计，可以按题目的具体要求量身定做，灵活的发挥DDS信号源的各项优良性能，但需加DA转换器等外围器件，设计工作量较大。采用集成DDS芯片只需少量外围器件就能构成一个完整的DDS信号源。集成芯片的电磁兼容性、抗干扰等各方面性能一般比可编程逻辑器件设计的DDS信号源性能要好。目前有许多可用作信号发生器的专用DDS集成芯片，如ADI公司推出的AD9851，其性能均能满足本题的要求。
2.模拟幅度调制(AM)信号的产生
幅度调制是正弦载波信号的幅度随调制信号做线形变换的过程。模拟幅度调制(AM)信号就是载波振幅按照调制信号的大小成线性变化的高频振荡，因此实现的原理就是把载波信号与调制信号相乘。
方案一：用高速DA转换器实现
载波信号送入DA转换器的参考电压Vref端，调制信号通过AD采样后，把转换得到的数字量送到DA转换器的数据输入端，从而得到被调制信号调制的模拟调幅信号。但此方案需要双极性的DAC，而且对DAC的速度也比较苛刻，设计起来难度较大，故不采用。
方案二：用高速模拟乘法器实现
采用AD835高速模拟乘法器，来实现模拟调制。模拟乘法器AD835.html">AD835的－3dB截止频率为250MHz，能够满足题目的要求。但是AD835的差分输入范围仅为±1V，因此必须对输入信号进行预处理。
综上所述，采用AD835集成高速模拟乘法器不但简化了硬件电路，并且AD835具有很低的附加噪声，在频率f<10MHz时只有50 ，能够大大提高系统的抗干扰能力以及稳定度，可轻松实现题目要求，故采用此方案。
对题目要求的10%～100%调制度的实现，可预先在FPGA中建立10个不同调制度对应的幅度表格，然后查询各表格，将数据送给CA3338 AD转换器输出对应幅度的1kHz的正弦波，处理后输入AD835模拟乘法器后便可得到对应调制度的AM调幅波形。
3.模拟频率调制（FM）信号的产生
由于本系统采用DDS方案做信号源，因此用模拟方法实现频率调制有一定困难，频偏较难精确控制，且容易引入干扰。因此FM信号的产生可结合AD9851芯片用数字方法来实现。AD9851是通过写频率控制字FSW来控制输出信号的频率的，频率控制字的值与输出信号的频率成正比。对输入的1kHz信号经过处理后进行实时采样，得到的数据正比于载波信号的频率偏移量。把不同幅度采样得到的数据对应不同的频率偏移量，不同的频率偏移量又对应不同的频率控制字，可以作为表存储在FPGA中。零点对应中心频率，幅度最大的点对应正向最大频偏对应的频率，而幅度最小的点对应负向最大频偏对应的频率，实时改变载波频率。由于题目要求5kHz与10kHz频偏，因此要制作两个查询表。
4.ASK、FSK信号的产生
方案一：ASK的实现：数字基带序列和载波输入相乘实现（FSK也可通过此方法实现）。
方案二：模拟开关实现
ASK、FSK是数字调制技术，可采用的模拟开关来实现。将模拟地线和载波分别接到模拟开关的两个输入端，用数字基带序列控制模拟开关的切换，即可以得到ASK信号。同样的道理，将载波及其倒π相信号分别通入模拟开关的两个输入端，用数字基带序列控制模拟开关的切换，可以得到PSK信号。考虑到载波频率为100kHz，需要较高速的模拟开关。
方案三：用FPGA内调制实现。
一般来说，模拟开关成本低于模拟乘法器，使用也更加方便，故采用方案二。同时，利用FPGA,我们也实现了方案三。
二、 单元电路分析与硬件电路设计
1.正弦信号发生器
采用了直接数字频率合成技术，可采用ADI公司的DDS集成芯片AD9851。
AD9851由DDS电路、数据输入寄存器、频率相位数据寄存器、高速D/A转换和比较器组成。其中高速DDS电路又由32位相位累加器和正弦查询表组成。正弦查询表内存储了一个周期正弦波的数字幅度信息，每个地址对应正弦波中00～3600范围的一个相位点。每送入一个时钟脉冲信号，查询表就把形成的地址信息映射成正弦波幅度信号，然后经过D/A转换器输出模拟量。
AD9851系统时钟的最高频率可达180MHz。为了提高系统的电磁兼容能力，AD9851内部集成了一个6倍频器，降低了所需外接时钟频率。若外部介入的参考频率选用20MHz，则经AD9851内部6倍频后，系统时钟频率相当于120MHz。由频率合成公式可计算出，在此时钟下的输出频率分辨率为：
Hz＝0.0279Hz （1）
最大输出频率为系统时钟频率120MHz，远超出本题100Hz的步进值，1kHz～10MHzs的要求。
AD9851内部有5个8位输入数据寄存器，其中32位用于装载频率控制字FSW。FPGA编写时序通过对32位控制字的赋值可精确控制最终合成的信号频率fo。FSW与fo之间的转换公式为：
（2）
频率控制字可向数据输入寄存器连续装入5次数据，并行装入到AD9851中。
AD9851生成的模拟信号由IOUT 、IOUTB端送出，该两端对应AD9851内DA转换器的差分电流输出端，其满度电流大小由接在RSET 端的电阻值大小决定。计算公式为：MAX(IOUT)＝39.2/RSET 。AD9851设计资料上介绍，允许由IOUT 、IOUTB端送出的最大满度电流为20mA，当送出的满度电流值为10mA时，输出信号的无杂散动态范围（SFDR）最好，因而本设计取IOUT＝10mA，对应的得取RSET＝3.92kΩ。为了将电流转换成为电压，要在IOUT 、IOUTB输出端各接一个电阻，为了获得较好得无杂散动态范围，这两个电阻值取为相等。综合考虑，权衡各方面后，选取接在IOUT 、IOUTB端的电阻为75Ω，这样，AD9851输出信号的峰峰值为0.75V（0v―0.75v）。
考虑到后级的AM调制需要双极性的载波，因而AD9851输出需要隔直电容。经典电路如下图所示：
图 2 AD9851控制电路
由于DDS采用全数字技术，因而不可避免会存在杂散干扰，直接影响输出信号的质量，所以需用滤波电路。由于输出最高频率为10M，因此滤波器的0.1dB增益平坦区至少要到10M，可采用截至频率为40M的巴特沃斯二阶滤波电路。为了获得更好频率特性曲线，在滤波这一级取增益为2，这样还降低后级放大器的放大倍数，于是增益带宽积为20MHz，需要带宽比较宽的运放。信号最高频率10MHz，幅值3V（6Vp－p），则要求集成运放的压摆率SR > 2πVom×f＝188.4V/μs。Intersil公司的HA5020集成视频运算放大器，当增益为+10时-3dB带宽为60MHz，压摆率为1100V/μs，满足题目要求。
考虑到题目扩展要求50Ω负载时输出电压幅度为6V±1V，必须对滤波输出进行一定功率放大。由于上述滤波器输出Vopp约为1.5V，因而放大倍率设置为4，而带宽为10MHz，也得采用增益宽带积大于40MHz的运放。AD公司的AD811芯片的设计资料可知AD811当±15V供电时，增益为+10时仍有100MHz的-3dB带宽。峰峰值为6V带50Ω的负载，最大电流60mA。AD811最大电流输出为100mA，可以满足要求。根据AD811的芯片资料可知，放大倍率为3时为了达到预期的带宽，应选取的反馈电阻RG=635Ω。
2.AM调制
调幅就是使载波的振幅随调制信号振幅的变化规律而变化。假定调制信号是简谐振荡，其数学表达式为：
（3）
如果用它来对载波 进行调幅，那么，在理想情况下这已调波的振幅为：
（4）
其中 为比例常数。
因此，已调波可以用下式表示：
（5）
其中 即为调制度。取Vo＝VΩ，则ma＝ka。
将载波信号峰峰值调整至Vopp＝1.5V，即载波为 ，而调制度为100％时调制信号1kHz的峰峰值为1.5V，直流电平为0.75V，因此调制信号为 式中 ；调制度为10％时峰峰值为75mV，调制信号为 理论上达到了题目的调制度范围的要求。
AM调制采用高速模拟乘法器AD835，其带宽为250M，它的－0.1dB增益平坦区 > 10M，满足题目要求。
AD835的系统框图如下图所示：
图 3 AD835的结构框图
其两个差分输入端X、Y分别接收两路乘法信号的输入，经过乘法器后输出两路信号的乘积XY，然后与输入的Z信号在加法器中实现相加，经过一级驱动后输出。因此通过AD835模拟乘法器后，输出信号的实际表达式为：W＝X*Y＋Z。对本题实现，可将两路差分输入的一端接地，另一端接载波以及调制信号。而Z端接地，就可以实现乘法操作，电路原理图如图14所示：
图 4 模拟乘法器接口电路
AD835的输入电压范围为-1V～+1V，可以直接将隔直输出的DDS信号作为载波信号；而1kHz的正弦波则可结合FPGA经CA3338数模转换输出，考虑到AD835的输入动态范围，可将CA3338的参考电压设为0.75V，但为了发挥CA3338良好的动态特性，在设计中将参考电压增大。综合考虑选择参考电压为5V，DA输出经滤波后，用电阻分压。将1kHz调制信号和载波信号输入乘法器即可得到模拟调幅信号。但是滤波器的输出会叠加一个直流电平，达不到100％的调制度，必须用一个移平电路来处理滤波输出信号，使其在100％的调制度时波谷在0电平的位置上。
考虑到后面的模拟调幅时采样点数为32个点，设计的1kHz波形一个周期的点数为32个，输出的波形有很大的阶梯噪声，必须经过滤波输出。
为实现100％的调制度所需的电平调整电路如图17所示：
图 5 调制信号的电平调整电路
3.FM调制输出
FPGA以调制信号波形的数字量为地址，在频率偏移量查找表中取得相应的数据，写入AD9851中，从而产生频率的偏移。题目要求有5kHz和10kHz两级最大频偏，需要构造两份表，表中数据预先计算好。频偏为5kHz时，频率控制字为FSW,由公式： ，可算出FSW=178596。若一个周期取32个点，则只需算出半个周期的16个点对应的频率控制字，从而得到5kHz的最大频偏的频偏表格。根据5kHz的频偏时的频率控制字为178596，这16个点对应的频率控制字的计算公式为： 。同理，10kHz的最大频偏对应的16个点对应的频率控制字的计算公式为： 。
由上分析，得到的细化系统框图为：
图 6 细化的系统框图
三、 软件设计
1．单片机软件设计
本设计采用51单片机结合FPGA的系统控制方案。
51单片机是系统的控制核心。其中运行着键盘和显示程序，供用户输入命令和查看数据。由于51单片机速度较慢，不能实现实时控制，其中按键子程序向FPGA发出各种命令和数据，控制信号发生器的输出频率、各种调制信号的输出等。
FPGA是系统控制的执行机构。FPGA直接控制AD9851，通过写频率控制字，控制输出信号的频率。同时，FPGA还控制各种调制信号（AM、FM、ASK、PSK）的产生与切换。
2．FPGA软件设计
1）AD9851的控制程序设计
程序设计主要是对AD9851进行频率控制字赋值。在并口频率和相位控制字的赋值模式下，由AD9851的datasheet查得，数据的建立和保持时间为3.5ns，同步写时钟为7ns，本设计要求AD9851产生的正弦波频率改变时间小于31.25us,既FPGA 对AD9851写频率控制时间要求小于31.25us，该芯片满足写速度的要求。其写时序为在写时钟下，写入1次控制字，4次8位频率控制字。
FPGA对AD9851的写频率控制字要求能以32K的频率连续赋值，以及仅进行一起写操作。采用状态机来实现AD9851的写操作程序。
2）模拟频率调制FM和模拟幅度调制的程序设计
利用FPGA实现对AD9851载波的模拟频率和幅度调制。对载波进行模拟幅度调制，在FPGA内部建立10张32个点DDS正弦波的表。每张表内的数据对应于不同的幅度的正弦波。对表数据的寻址，通过9根地址线控制。低5位地址由FPGA内部地址计数器产生，高4位地址由单片机提供。单片机改变高位地址，就得到对应的不同幅度正弦波。
对载波进行模拟频率调制，在FPGA内部建立2张32个点32位正弦波地址幅度与频偏映射表。不同的正弦波幅度对应不同的频偏。当调制的正弦波的幅度发生变化时，通过映射表送去相应的频偏数据。再与中心频率的控制字相加，送往AD9851从而使产生正弦波的频率改变，实现对正弦波的频率调制。
3）调制波1K正弦波产生的程序设计
该部分程序用Verilog硬件描述语言编写。产生固定的1K的正弦波，因为不需要进行频率改变，所以可不采用DDS的方法设计。可设计一个存储32个点的正弦拨数据的ROM，在设计一个32进制的寻址记数器，实现不断对ROM进行寻址，计数时钟32KHz，读取一个周期32个点的数据需1us时间，通过DA，就产生一个连续的1K正弦波。
4）片内二进制PSK，ASK信号产生电路程序设计
在FPGA内部建立一张160个点的正弦波数据表，通过计数器寻址，计数时钟1.6M，通过DA就可产生100K的载波正弦波。另外建一张与上一张表产生的正弦波相移180度的数据表，从而就产生两路相移180度的正弦波信号。
PSK，ASK的调制序列通过设计一个31序列产生器产生，PSK是通过31序列产生器产生的序列对两路相移180度的正弦波进行选通来调制，因为在FPGA内部就有产生的正弦波的数据，通过序列对两张表的数据进行选通，便使输出波形实现PSK。ASK是通过31序列产生器产生的序列对一路正弦波进行开关控制，序列码为1时，输出正弦波通过，为0时，输出为0。这也可通过对一张正弦波数据表的数据选通来实现。由于是用10kbps的数据调制100K载波，为了实现调制波在相位为0时发生改变。在Verilog程序设计时，用一个全局时钟同时驱动m序列产生器和正弦波表的计数器，使它们的时钟频率严格在全局时钟的上沿时同时输出，且输出数据的频率严格按1:160。
5）片外PSK,ASK调制电路设计
该部分程序用Verilog硬件描述语言编写。设计一个状态机实现对AD9851输出正弦波同频率的方波进行计数，当计数10次时,将由MCU发送过来的二机制代码数据串口输出，发送到模拟开关，控制模拟开关的选通，实现对AD9851正弦波的调制。
6）MCU和FPGA的接口模块
该部分程序用Verilog硬件描述语言编写。51单片机对外围器件的通讯采用总线型方式，其对外部存储器的读写通过WR，RD信号线进行，并通过P0，P2口进行传送数据和地址。FPGA与MCU的通讯就可以通过这种总线结构。在FPGA与MCU的通讯中，只要MCU向FPGA写数据，51单片机的写时序为地址锁存信号ALE为高电平时，P0口输出数据有效，ALE下降沿将此地址打入地址锁存器，此后，WR信号才有效，将P0口的数据送入相应的外部RAM。
因为我们的51单片机提供了P0口的锁存地址，所以FPGA 不需要锁存低位地址，不需要检测ALE信号，地址信号直接有P2口和锁存器提供。FPGA检测WR信号的上跳沿，在上跳沿时，判断地址信号，如果是FPGA的地址，则将数据送入FPGA内部相应的寄存器，从而实现MCU与FPGA的通讯。为了使FPGA工作稳定，采用FPGA内部系统高频时钟采沿的方法来检测WR的上跳沿。在高频时钟的上跳沿，将WR信号依次送入2个寄存器temp1，temp2，如果WR有个上跳沿，则在WR上跳沿延迟两个高频时钟后，temp2为1，temp1为0，将WR的 上跳沿检测到。
四、测试方法与数据
1.测量仪器
数字示波器： Tektronix TDS1002； 万用表：FLUKE 17B
无限综合测量仪： 新联电子EE5113型； 信号源：DF1651C
调制度测量仪： QF4143型
2．测试数据和结果
1）.输出频率范围测试
将输出端开路，设置不同的频率，对输出电压进行测试，测试数据如下表：
表 1 输出频率范围测试表格
设置频率（Hz）
实测频率（Hz）
实测Vp-p(V)
10
9.99
6.68
100
99.994
6.76
1k
999.997
6.76
10k
10.000K
6.76
100k
100.000K
6.70
1M
1.000M
6.64
5M
5.000M
6.30
10M
10.000M
5.60
13M
13.000M
5.00
15M
15.000M
4.42
18M
18.000M
3.28
20M
20.000M
2.90
由表可见，DDS输出频率精度很高，与晶振的稳定度在同一数量级。输出频率范围下限可以到很低，上限能够达到题目的要求。
2）.输出电压峰值及带负载测试
依据题意，取负载50Ω，在不同的频率下，测试数据如下表。
表 2 输出电压幅度测试表格
设置频率（Hz）
Vpp（V）no load
Vpp（V） load
10
6.68
6.64
100
6.76
6.72
1k
6.76
6.72
10k
6.76
6.72
100k
6.74
6.70
1M
6.64
6.56
5M
6.30
6.16
10M
5.60
5.20
13M
5.00
4.36
15M
4.42
3.68
20M
2.90
2.16
从表可以看出电压稳定度满足本题对发挥部分的要求。
3）.频率步进设置测试
先设置一中心频率，在步进改变频率，测得数据如下表。
表 3 频率步进测试表格
初始频率（Hz）
步进值（Hz）
步进级数
实测频率（Hz）
1k
10
＋5
1.0500K
＋1
1.0100K
－1
989.996
－5
949.984
100
＋5
1.4999K
＋1
1.0999K
－1
900.015
－5
500.011
1M
10
＋3
1.00003M
＋1
1.00001M
－1
999.993K
－3
999.973K
100
＋3
1.00030M
＋1
1.00010M
－1
999.903K
－3
999.703K
10k
＋5
1.05000M
＋1
1.01000M
－1
990.003K
-5
950.003K
5M
1M
+3
8.00003M
+1
6.00000M
-1
4.00001M
-3
2.00001M
本系统提供了1Hz、10Hz、100Hz、1kHz、10kHz、100kHz、1MHz档位的步进设置，上面仅涉及到10Hz、100Hz、10kHz、1MHz步进档位的测试，从上表可以看出，本系统已经达到题目的频率100Hz步进要求，并在此基础上有较大的扩展。
4） 模拟调频信号调制度测试
表 4 模拟调频测试表格
高频载波频率（/Hz）
设置最大频偏值（/kHz）
实测最大频偏值（/kHz）
10M
5
5.2
10
9.7
5M
5
5.2
10
9.6
2M
5
5.1
10
9.6
5）.模拟幅度调制信号调制度测试
固定1kHz调制信号，测量结果见下表
表 5 调制度测试表格
载波频率（Hz）
设置调制度（％）
实测调制度（％）
误差（％）
5M
100％
102.3％
2.3％
50％
53.4％
3.4％
20％
23.4％
3.4％
10M
100％
99.9％
0.1％
50％
50.9％
0.9％
20％
21.6％
1.6％
15M 100％
98.9％
1.1％
50％
50.9％
0.9％
20％
21.9％
1.9％
四、 结果分析
由于本系统采用DDS集成芯片，内部32位计数器，且系统时钟达到了120MHz，测试表明频率输出能从10Hz～20MHz稳定的输出，频率步进值能从1Hz、10Hz、100Hz、1kHz、10kHz、100kHz、1MHz，并且频率稳定度远优于10-4，保持了较好的波形。很好的达到并超出了题目输出频率范围：1kHz～10MHz，频率步进：100Hz以及稳定度，幅度等方面的要求。
考虑到运放频带限制带来的高频衰减，我们设计的滤波器具有在截止频率的过冲，因而弥补了运放的高频衰减，使得正弦波输出在空载和带载的情况下都能稳定在6±1V范围内。
对幅度调制的测试，由于我们使用了高速集成乘法器，使得输出的模拟调幅信号完全满足10％的步进值。但我们使用的测试仪器输入是射频输入，因而载波频率越高，测量误差越小，表格6反映了这种情况。
因使用了数字的方法实现了模拟调频，在获得了调频采样点对应频率控制字表后，可较好的满足题目要求的5kHz最大频偏与10kHz最大频偏的要求。
五、参考文献:
[1] 张肃文，陆兆熊 高频电子线路（第三版） 高等教育出版社 北京 1992.
[2] 谢自美 电子线路设计?实验?测试 华中理工大学出版社 武汉 1994
[3]周立功，夏宇闻 单片机与CPLD综合应用技术 北京航空航天大学出版社 北京 2004
[4]张肃文，陆兆熊 高频电子线路 高等教育出版社 北京 1992
[5]童诗白，化成英 模拟电子技术基础 高等教育出版社 北京 2000
[6]樊昌信，詹道庸 通信原理 国防工业出版社 北京 1995
