ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 是基于增强的 AVR RISC 结构的低功耗 8 位 CMOS 微控制器。由于其先进的指令集以及单时钟周期指令执行时 间, ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 的数据吞吐率高达 1 MIPS/MHz,从而可以缓减系统在功耗和处理速度之间的矛盾。 AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算逻单元 (ALU) 相连接,使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结 构大大提高了代码效率,并且具有比普通的 CISC 微控制器最高至 10 倍的数据吞吐率。 ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 有如下特点:16K 字节的系统内可编程Flash ( 具有同时读写的能力,即 RWW),512 字节 EEPROM,1K 字节SRAM,53 个通用 I/O 口线,32 个通用工作寄存器, 用于边界扫描的 JTAG 接口,支持片内调试与编程,内含升压电路的 LCD 控制器,三个 有比较模式灵活的定时器 / 计数器 (T/C), 片内 / 外中断,可编程串行USART,有起始条 件检测器的通用串行接口, 8 路 10 位 ADC,具有片内振荡器的可编程看门狗定时器,一 个SPI 串行端口,以及五个可以通过软件进行选择的省电模式。工作于空闲模式时 CPU 停止工作,而 SRAM、T/C、 SPI 端口以及中断系统继续工作;掉电模式时晶体振荡器停 止振荡,所有功能除了中断和硬件复位之外都停止工作,寄存器的内容则一直保持;在省 电模式下,异步定时器与 LCD 控制器继续运行,允许用户保持一个时间基准及对LCD 显示器进行操作,而其余功能模块处于休眠状态;ADC 噪声抑制模式时终止CPU 和除了异步定时器、 LCD 控制器与ADC 以外所有 I/O 模块的工作,以降低ADC 转换时的开关噪声; Standby 模式下只有晶体或谐振振荡器运行,其余功能模块处于休眠状态,使得器件只消耗极少的电流,同时具有快速启动能力。 ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 是以 Atmel 高密度非易失性存储器技术生产的。片内 ISP Flash 允许程序存储器通过ISP 串行接口,或者通用编程器进行编程,也可以通过运行于 AVR 内核之中的引导程 序进行编程。引导程序可以使用任意接口将应用程序下载到应用 Flash 存储区 (Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续 运行,实现了 RWW 操作。通过将 8 位 RISC,CPU 与系统内可编程的 Flash 集成在一个 芯片内,ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 成为一个功能强大的单片机,为许多嵌入式控制应用提供了灵活而 低成本的解决方案。 ATMEL 爱特梅尔AVR 微控制器ATmega169L-8AI 具有一整套的编程与系统开发工具,包括:C 语言 编译器、宏汇编、程序调 试器 / 软件仿真器、仿真器及评估板。
VCC:数字电路的电源 GND:地 端口 A (PA7..PA0):端口 A 为 8 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,端口被外部电路拉 低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 A 处于高阻状态。 端口 A 也可以用做其他不同的特殊功能,请参见中文DataSheet 数据手册 P57。 端口 B (PB7..PB0):端口 B 为 8 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,端口被外部电路拉 低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 B 处于高阻状态。 端口 B 比其余端口的驱动性要好。 端口 B 也可以用做其他不同的特殊功能,请参见中文DataSheet 数据手册 P58。 端口 C (PC7..PC0):端口 C 为 8 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,端口被外部电路拉 低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 C 处于高阻状态。 端口 C 也可以用做其他不同的特殊功能,请参见中文DataSheet 数据手册 P61。 端口 D (PD7..PD0):端口 D 为 8 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,则端口被外部电路 拉低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 D 处于高阻状态。 端口 D 也可以用做其他不同的特殊功能,请参见中文DataSheet 数据手册 P63。 端口 E (PE7..PE0):端口 E 为 8 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,则端口被外部电路 拉低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 E 处于高阻状态。 端口 E 也可以用做其他不同的特殊功能,请参见中文DataSheet 数据手册 P65。 端口 F (PF7..PF0):端口 F 是 ADC 的模拟输入引脚。如果不作为 ADC 的模拟输入,端口 F 可以作为 8 位双向 I/O 口,并具有可编程的内部上 拉电阻。其输出缓冲器具有对称的驱动特性,可以输出和吸收大电流。作为输入使用时, 若内部上拉电阻使能,端口被外部电路拉低时将输出电流。在复位过程中,即使系统时钟 还未起振,端口 F 呈现为三态。如果使能了 JTAG 接口,则复位发生时引脚 PF7(TDI)、 PF5(TMS) 与 PF4(TCK) 的上拉电阻使能。端口 F 也可以作为 JTAG 接口。 端口 G (PG4..PG0):端口 G 为 5 位双向 I/O 口,具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特 性,可以输出和吸收大电流。作为输入使用时,若内部上拉电阻使能,则端口被外部电路 拉低时将输出电流。在复位过程中,即使系统时钟还未起振,端口 G 仍呈现为三态。 端口 G 也可以用做其他不同的特殊功能,DataSheet 。 RESET:复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。 持续时间小于门限间的脉冲不能保证可靠复位。 XTAL1:反向振荡放大器与片内时钟操作电路的输入端。 XTAL2:反向振荡放大器的输出端。 AVCC:AVCC是端口F与ADC转换器的电源。不使用ADC时,该引脚应直接与VCC连接。使用ADC 时应通过一个低通滤波器与 VCC 连接。 AREF: ADC 的模拟基准输入引脚。