AD9524 6路输出、双环路时钟发生器

AD9524提供低功耗、多路输出时钟分配功能,具有低抖动性能,还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。 应用

AD9524旨在满足长期演进(LTE)和多载波GSM基站设计的时钟要求。它依靠外部VCXO清除参考抖动,以满足严格的低相位噪声要求,从而获得可接受的数据转换器信噪比(SNR)性能。

输入接收器、振荡器和零延迟接收器支持单端和差分两种操作。当连接到恢复的系统参考时钟和VCXO时,器件产生1 MHz至1 GHz范围内的6路低噪声输出,以及一路来自PLL1的专用缓冲输出。一路时钟输出相对于另一路时钟输出的频率和相位可通过分频器相位选择功能改变,该功能用作无抖动的时序粗调,其调整增量相当于VCO输出信号的周期。

通过串行接口可以对封装内EEPROM进行编程,以便存储用于上电和芯片复位的用户定义寄存器设置。

产品特点和性能优势
  • 输出频率:<1 MHz至1 GHz
  • 启动频率精度:<±100 ppm(由VCXO参考精度决定)
  • 零延迟操作
    输入至输出边沿时序:<±150 ps
  • 6路输出:可配置为LVPECL、LVDS、HSTL和LVCMOS
  • 6个具有零抖动可调延迟的专用输出分频器
  • 可调延迟:63个分辨率步进,步长等于VCO输出分频器的½周期
  • 输出间偏斜:<±50 ps
  • 针对奇数分频器设置提供占空比校正
  • 上电时所有输出自动同步
  • 非易失性EEPROM存储配置设置
  • 欲了解更多特性,请参考数据手册
时钟与定时
射频和微波
AD9524 IBIS Model
数据手册
文档备注
AD9524: Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs Data Sheet (Rev. F)PDF 676 kB
AD9524:带6路差分或13路LVCMOS输出的抖动净化器和时钟发 (Rev. D)PDF 676 kB
应用笔记
文档备注
AN-1066: Power Supply Considerations for AD9523, AD9524, and AD9523-1 Low Noise Clocks (Rev. 0)PDF 330 kB
AN-1066: 低噪声时钟AD9523、AD9524和AD9523-1的电源考虑 (Rev. 0)PDF 1532 kB
用户手册
文档备注
UG-169:AD9523/AD9524评估板用户指南PDF 608 kB
UG-169: Evaluating the AD9523/AD9524 Clock GeneratorPDF 608 kB
订购信息
产品型号封装包装数量温度范围美金报价 100-499美金报价 1000+RoHS
AD9524BCPZ 量产48 ld LFCSP 7x7mm (5.1EP)OTH 260-40 至 85至7.066Y
AD9524BCPZ-REEL7 量产48 ld LFCSP 7x7mm (5.1EP)REEL 750-40 至 85至7.066Y
评估板
产品型号描述美金报价RoHS
AD9524/PCBZEvaluation Board190Y
参考资料
AD9524: Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs Data Sheet (Rev. F) ad9524
AD9524:带6路差分或13路LVCMOS输出的抖动净化器和时钟发 (Rev. D) ad9524
AD9524 (All Models/All Speed Grades) ad9524
AN-1066: Power Supply Considerations for AD9523, AD9524, and AD9523-1 Low Noise Clocks (Rev. 0) ad9523
AN-1066: 低噪声时钟AD9523、AD9524和AD9523-1的电源考虑 (Rev. 0) ad9523
UG-169: Evaluating the AD9523/AD9524 Clock Generator ad9523
RF Source Booklet adf9010