AD9549 双输入网络时钟发生器/同步器

AD9549为包括同步光纤网络 (SONET/SDH)在内的许多系统提供同步。AD9549可以产生与两个外部输入基准之一同步的输出时钟。外部基准可能包含非常恶劣的时间抖动，或者相位噪声。在基准丢失期间、甚至两个基准都丢失的情况下，AD9549能够利用数控环路和保持（holdover）电路连续产生有效的干净的（低抖动）输出时钟。 网络同步 基准时钟抖动清除 SONET/SDH时钟，直到OC-192，包括前向纠错（FEC） Stratum 3/3E基准时钟 无线基站，控制器 有线线缆基础设施 数据通信

AD9549工作温度在工业温度范围，为-40°C ～ +85°C。

Data Sheet, Rev. PrB, 5/07

产品特点和性能优势
  • 灵活的基准输入
  • 输入频率8 kHz到750 MHz
  • 两个基本输入
  • 基准丢失指示器
  • 自动与手动保持（Holdover）/转换模式
  • 自动与手动保持（Switchover）/转换模式
  • 平滑的A ～ B输出相变
  • 保持（holdover）模式具有卓越的稳定性
  • 可编程的16+1位输入分配器
  • 差分HSTL时钟输出
  • 输出频率高达750 MHz
  • 单端CMOS输出；频率<50MHz
时钟与定时
射频和微波
AD9549 IBIS Models
数据手册
文档备注
AD9549: Dual Input Network Clock Generator/Synchronizer Data Sheet (Rev. D)PDF 1286 kB
应用笔记
文档备注
AN-0983: Introduction to Zero-Delay Clock Timing TechniquesPDF 162 kB
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter (Rev. 0)PDF 291.7 K
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev. 0)PDF 0
AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev. 0)PDF 221 kB
AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance (Rev. 0)PDF 313 kB
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev. 0)PDF 115 kB
AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies) (Rev. 0)PDF 170 kB
AN-769: 基于AD9540产生多时钟输出 (Rev. 0)PDF 130 kB
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)PDF 0
AN-0983: 零延迟时钟定时技术简介 (Rev. 0)PDF 162 kB
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0)PDF 0
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0)PDF 234 kB
AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0)PDF 416 kB
AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev. 0)PDF 207 kB
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0)PDF 303 kB
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)PDF 808 kB
AN-741: Little Known Characteristics of Phase Noise (Rev. 0)PDF 1679 kB
AN-741: 鲜为人知的相位噪声特性PDF 359 kB
订购信息
产品型号封装包装数量温度范围美金报价 100-499美金报价 1000+RoHS
AD9549ABCPZ 量产64 ld LFCSP (9x9mm, 5.21mm exposed pad) OTH 260-40 至 85至14.7812.56Y
AD9549ABCPZ-REEL7 量产64 ld LFCSP (9x9mm, 5.21mm exposed pad) REEL 750-40 至 85至14.7812.56Y
AD9549BCPZ 停产64 ld LFCSP (9x9mm, 4.70mm exposed pad)OTH 26000Y
评估板
产品型号描述美金报价RoHS
AD9549A/PCBZEvaluation Board250Y
参考资料
AD9549: Dual Input Network Clock Generator/Synchronizer Data Sheet (Rev. D) ad9549
AD9549 (All Models/All Speed Grades) ad9549
AN-0983: Introduction to Zero-Delay Clock Timing Techniques ad9510
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter (Rev. 0) ad9220
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev. 0) ad9540
AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev. 0) ad9540
AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance (Rev. 0) ad9856
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev. 0) ad9856
AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies) (Rev. 0) ad9540
AN-769: 基于AD9540产生多时钟输出 (Rev. 0) ad9540
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0) ad9540
AN-0983: 零延迟时钟定时技术简介 (Rev. 0) ad9510
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0) ad9540
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0) ad9540
AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0) ad9540
AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev. 0) ad9540
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0) ad9540
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0) ad9540
AN-741: Little Known Characteristics of Phase Noise (Rev. 0) ad9221
AN-741: 鲜为人知的相位噪声特性 ad9540
RF Source Booklet adf9010
Products 产品服务
Manufacturers 生产厂家
联系购买Sales
©1993 - 2024 BDTIC