• 简体中文
• English

ADM1186 四通道电源时序控制器与电压监控器，具有可编程定时功能

ADM1186-1与ADM1186-2是集成的四通道电压监控器与电源时序控制器。采用2.7 V～5.5 V单电源供电。4个高精密比较器监控4个电压轨，这4个比较器共用一个0.6 V基准电压源，最坏情况精度为0.8%。连接在VIN1、VIN2、VIN3与VIN4引脚外部的电阻网络可用于为监控电源轨设置欠压跳变点。ADM1186-1与ADM1186-2具有4个开漏使能输出（OUT），用于启动电源。利用开漏电源良好输出（PWRGD）可以在VIN输入超出欠压阈值时进行指示。状态机监控ADM1186-1的UP引脚与DOWN引脚（或者监控ADM1186-2的UP/DOWN引脚）的状态，以控制电源时序方向。在等待启动（Wait Start）状态下，UP或UP/DOWN引脚上升沿的变化触发上电时序。在‘Power Up Done’状态下，DOWN或UP/DOWN引脚下降沿的变化触发断电时序。在上电时序期间，状态机依次启动每个电源。电源输出电压被监控，以确定在用户定义的持续时间（称作消隐时间）内输出电压上升是否超过欠压阈值电平。如果电源超过欠压阈值，那么序列中的下一个使能输出被开启。除了消隐时间，用户还可以定义每个使能输出启动之间的时序时间延迟。当所有四个使能输出全部启动，而且4个VINx引脚都在欠压跳变点以上时，上电时序完成。ADM1186-1的开漏引脚（SEQ_DONE）为高电平时说明上电时序已完成。SEQ_DONE引脚允许对多个级联的ADM1186-1器件进行上电与断电序列控制 。在断电序列期间，使能输出按照相反的次序关闭。连续电源之间的序列时间延迟与上电序列期间一样，而且在断电序列期间不使用消隐时间。在断电序列结束时，SEQ_DONE引脚被置于低电平。在排序和上电期间，状态机连续监控各种故障条件。故障包括任意输入端的欠压条件或意外控制输入。任意故障都将使状态机进入故障管理程序。这将立即关断所有的启动输出，确保器件做好新的上电序列准备。ADM1186-1具有双向开漏引脚（FAULT），有助于使用多个器件时的故障处理。当ADM1186-1遇到故障时会使FAULT引脚置于低电平, 从而引起其他与之相连的ADM1186-1器件进入各自的故障管理状态。ADM1186-1采用20引脚QSOP封装，ADM1186-2采用16引脚QSOP封装。

数据手册

应用笔记

订购信息

评估板

参考资料

• 产品选型手册：Supervisory Devices Complementary Parts Guide for Altera FPGAs
• 产品选型手册：Supervisory Devices Complementary Parts Guide for Xilinx FPGAs