74AHCT00D: 四路2输入与非门 _ BDTIC 中国领先电子元器件代理商

74AHCT00D: 四路2输入与非门

74AHC00；74AHCT00是高速硅栅CMOS器件，与低功耗肖特基TTL (LSTTL)针脚兼容。该类器件的规格符合JEDEC标准No. JESD7-A。

74AHC00；74AHCT00提供四路2输入与非功能。

74AHCT00D: 产品结构框图

sot108-1_3d

数据手册 (1)

名称/描述	Modified Date
Quad 2-input NAND gate (REV 4.0) PDF (85.0 kB) 74AHC_AHCT00 [English]	28 Apr 2008

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Pin FMEA for AHC/AHCT family (REV 1.0) PDF (52.0 kB) AN11106 [English]	04 Nov 2011

手册 (2)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic small outline package; 14 leads; body width 3.9 mm (REV 1.0) PDF (166.0 kB) SOT108-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
SO14; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or J Ordering... (REV 4.0) PDF (207.0 kB) SOT108-1_118 [English]	08 Apr 2013

支持信息 (2)

名称/描述	Modified Date
Footprint for reflow soldering (REV 1.0) PDF (9.0 kB) SO-SOJ-REFLOW [English]	08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (8.0 kB) SO-SOJ-WAVE [English]	08 Oct 2009

IBIS

ahct00 IBIS model (REV 1.0) ibs AHCT00 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	类型	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AHCT00D	Active	AHC(T)	4.5 - 5.5	NAND gates	TTL	TTL enabled	NAND gates	+/- 8	SOT108-1	3.3	60	4	low	-40~125	105	17.8	63	SO14	14

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74AHCT00D		SOT108-1	SO-SOJ-REFLOW SO-SOJ-WAVE SO-SOJ-REFLOW SO-SOJ-WAVE	Reel 13" Q1/T1	Active	74AHCT00D,118 (9352 626 88118)	74AHCT00D	74AHCT00D		week 5, 2004	84.9	6.62	1.51E8	1	1
74AHCT00D		SOT108-1	SO-SOJ-REFLOW SO-SOJ-WAVE SO-SOJ-REFLOW SO-SOJ-WAVE	Bulk Pack	Active	74AHCT00D,112 (9352 626 88112)	74AHCT00D	74AHCT00D		week 5, 2004	84.9	6.62	1.51E8	1	1

Quad 2-input NAND gate 74AHCT00PW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100

Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100

Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100

Pin FMEA for AHC/AHCT family 74AHC_T_245_Q100

電圧レベルシフタ 74AVC16245DGG-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

ahct00 IBIS model 74AHCT00PW

plastic small outline package; 14 leads; body width 3.9 mm 74LV164_Q100

Footprint for reflow soldering NPIC6C596A_Q100

Footprint for wave soldering NPIC6C596A_Q100

SO14; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or J Ordering... 74LV164_Q100

74LVC132A

UBA2213

©1993 - 2024 BDTIC