74AHCT257D: 四路2输入多路复用器;3态

74AHC257;74AHCT257是高速硅栅CMOS器件,与低功耗肖特基TTL (LSTTL)针脚兼容。其规格符合JEDEC标准No. 7-A。

74AHC257;74AHCT257具有四个相同的2输入多路复用器,带3态输出,其从两个数据源选择4位数据并受控于公共数据选择输入。输入S为低电平时选中的是来自数据源0(1I0至4I0)的数据输入,输入S为高电平时选中的是来自数据源1(1I1至4I1)的数据输入。来自所选输入的数据以真正(非反相)形式出现在输出(1Y至4Y)处。74AHC257;74AHCT257是4极2位置开关的逻辑实施,其中开关位置由施加到输入S的逻辑电平确定。OE为高电平时,输出被强制为高阻抗关断状态。

输出的逻辑方程式为:

74AHC257;74AHCT257等同于74AHC258;74AHCT258,但具有非反相(真正)输出。

74AHCT257D: 产品结构框图
sot109-1_3d
数据手册 (1)
名称/描述Modified Date
Quad 2-input multiplexer; 3-state (REV 2.0) PDF (92.0 kB) 74AHC_AHCT257 [English]09 May 2008
应用说明 (5)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]13 Mar 2013
Pin FMEA for AHC/AHCT family (REV 1.0) PDF (52.0 kB) AN11106 [English]04 Nov 2011
手册 (2)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic small outline package; 16 leads; body width 3.9 mm (REV 1.0) PDF (192.0 kB) SOT109-1 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
SO16; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or J Ordering... (REV 4.0) PDF (210.0 kB) SOT109-1_118 [English]24 Apr 2013
支持信息 (2)
名称/描述Modified Date
Footprint for reflow soldering (REV 1.0) PDF (9.0 kB) SO-SOJ-REFLOW [English]08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (8.0 kB) SO-SOJ-WAVE [English]08 Oct 2009
IBIS
订购信息
型号状态Family功能VCC (V)说明Logic switching levelsOutput drive capability (mA)Package versiontpd (ns)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74AHCT257DActiveAHC(T)Digital multiplexers4.5 - 5.5TTL enabled (3-State)TTL+/- 8SOT109-13.7low-40~125939.752SO1616
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74AHCT257DSOT109-1SO-SOJ-REFLOW SO-SOJ-WAVE
SO-SOJ-REFLOW SO-SOJ-WAVE
Reel 13" Q1/T1Active74AHCT257D,118 (9352 654 69118)74AHCT257D74AHCT257Dweek 35, 200484.96.621.51E811
Bulk PackActive74AHCT257D,112 (9352 654 69112)74AHCT257D74AHCT257Dweek 35, 200484.96.621.51E811
Quad 2-input multiplexer; 3-state 74AHCT257PW
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100
Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100
Pin FMEA for AHC/AHCT family 74AHC_T_245_Q100
電圧レベルシフタ 74AVC16245DGG-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
ahct257 IBIS model 74AHCT257PW
plastic small outline package; 16 leads; body width 3.9 mm NPIC6C596A_Q100
Footprint for reflow soldering NPIC6C596A_Q100
Footprint for wave soldering NPIC6C596A_Q100
SO16; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or J Ordering... NPIC6C596A_Q100
74AHC_T_257
SA614A