74ALVC14PW: 十六进制反相施密特触发器 _ BDTIC 中国领先电子元器件代理商

74ALVC14PW: 十六进制反相施密特触发器

74ALVC14是高性能、低功耗、低电压的硅栅CMOS器件，优于最高级的CMOS兼容TTL系列。

74ALVC14提供六个带施密特触发器动作的反相缓冲器。该器件能够将缓慢变化的输入信号转换成清晰无抖动的输出信号。

74ALVC14PW: 产品结构框图

Outline 3d SOT402-1

数据手册 (1)

名称/描述	Modified Date
Hex inverting Schmitt trigger (REV 1.0) PDF (92.0 kB) 74ALVC14 [English]	15 Feb 2005

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (3)

名称/描述	Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]	10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic thin shrink small outline package; 14 leads; body width 4.4 mm (REV 1.0) PDF (285.0 kB) SOT402-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
TSSOP14; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 1.0) PDF (217.0 kB) SOT402-1_118 [English]	08 Apr 2013

支持信息 (1)

名称/描述	Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

IBIS

alvc14 IBIS model (REV 1.0) ibs ALVC14 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	说明	Logic switching levels	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVC14PW	Active	ALVC	1.65 - 3.6	Schmitt-triggers	hex inverter Schmitt-trigger	TTL	+/- 24	SOT402-1	2.4	150	6	low	-40~85	138	6.87359292035398	64.1246371681416	TSSOP14	14

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVC14PW		SOT402-1	SSOP-TSSOP-VSO-WAVE	Reel 13" Q1/T1	Active	74ALVC14PW,118 (9352 697 23118)	ALVC14	74ALVC14PW		week 10, 2005	123.8	3.87	2.58E8	1	1
74ALVC14PW		SOT402-1	SSOP-TSSOP-VSO-WAVE	Bulk Pack	Active	74ALVC14PW,112 (9352 697 23112)	ALVC14	74ALVC14PW		week 10, 2005	123.8	3.87	2.58E8	1	1

Hex inverting Schmitt trigger 74ALVC14PW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100

Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100

Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100

Interfacing 3 Volt and 5 Volt Applications 74LVC377PW

Low voltage CMOS family - LVC 74LVC_H_245A_Q100

電圧レベルシフタ 74AVC16245DGG-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

alvc14 IBIS model 74ALVC14PW

plastic thin shrink small outline package; 14 leads; body width 4.4 mm 74LV164_Q100

SSOP-TSSOP-VSO-WAVE LPC1114FDH28

TSSOP14; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... 74LV164_Q100

74LVT14

74LV164

©1993 - 2024 BDTIC