74AUP1G132GX: 低功耗2输入与非门施密特触发器 _ BDTIC 中国领先电子元器件代理商

74AUP1G132GX: 低功耗2输入与非门施密特触发器

74AUP1G132提供单路2输入与非施密特触发器功能，可接受标准输入信号。该类器件能将缓慢变化的输入信号转换成清晰无抖动的输出信号。

该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。

该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。

输入针对正向和负向信号在不同点进行切换。正电压VT+和负电压VT-之差定义为输入迟滞电压VH.

74AUP1G132GX: 产品结构框图

sot1226_3d

数据手册 (1)

名称/描述	Modified Date
Low-power 2-input NAND Schmitt trigger (REV 5.0) PDF (362.0 kB) 74AUP1G132 [English]	29 Jun 2012

应用说明 (1)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013

手册 (3)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]	13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic thermal enhanced extremely thin small outline package; no leads; 5 terminals (REV 1.0) PDF (199.0 kB) SOT1226 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
X2SON5; Reel pack SMD 7" Q3/T4 standard product orientation Orderable part number ending ,125 or H Ordering... (REV 1.0) PDF (97.0 kB) SOT1226_125 [English]	09 Aug 2016

支持信息 (1)

名称/描述	Modified Date
MAR_SOT1226 Topmark (REV 1.0) PDF (35.0 kB) MAR_SOT1226 [English]	03 Jun 2013

IBIS

aup1g132 IBIS model (REV 1.0) ibs AUP1G132 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	类型	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AUP1G132GX	Active	AUP	1.1 - 3.6	NAND gates	CMOS	single 2-input NAND gate Schmitt-trigger	NAND gates	+/- 1.9	SOT1226	10	70	1	ultra low	-40~125	322	90.7	191	X2SON5	5

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	MSL	MSL LF
74AUP1G132GX		SOT1226		Reel 7" Q3/T4, Reverse	Active	74AUP1G132GX,125 (9352 983 71125)	aE	74AUP1G132GX		Always Pb-free	1	1

Low-power 2-input NAND Schmitt trigger 74AUP1G132GW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

電圧レベルシフタ 74AVC16245DGG-Q100

NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

X2SON5; Reel pack SMD 7" Q3/T4 standard product orientation Orderable part number ending ,125 or H Ordering... 74AUP1G32

MAR_SOT1226 Topmark 74AUP1G32

aup1g132 IBIS model 74AUP1G132GW

SOT1226 74AUP1G32

74AVCM162836DGG

74LVC1G17

©1993 - 2024 BDTIC