74AUP1G14GN: 低功耗施密特触发反相器 _ BDTIC 中国领先电子元器件代理商

74AUP1G14GN: 低功耗施密特触发反相器

74AUP1G14提供可接受标准输入信号的单路反相施密特触发器。其能够将缓慢变化的输入信号转换成清晰无抖动的输出信号。

该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。

该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。

输入针对正向和负向信号在不同点进行切换。正电压VT+和负电压VT-之差定义为输入迟滞电压VH.

0.8 V至3.6 V的宽电源电压范围
高抗噪性
ESD保护： HBM JESD22-A114F 3A类超过5000 V MM JESD22-A115-A超过200 V CDM JESD22-C101E超过1000 V
低静态功耗；ICC = 0.9 µA（最大）
闭锁性能超过100 mA，符合JESD 78 II类标准
输入可接受高达3.6 V的电压
低噪声过冲和欠冲，小于VCC的10 %
IOFF电路提供局部掉电模式操作
多种封装选择
额定温度范围为−40 °C至+85 °C和−40 °C至+125 °C

波形和脉冲整形器
无稳态多谐振荡器
单稳态多谐振荡器

74AUP1G14GN: 产品结构框图

Outline 3d SOT1115

数据手册 (1)

名称/描述	Modified Date
Low-power Schmitt trigger inverter (REV 6.0) PDF (437.0 kB) 74AUP1G14 [English]	28 Jun 2012

应用说明 (2)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]	06 May 2011

手册 (3)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]	13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
extremely thin small outline package; no leads; 6 terminals (REV 1.0) PDF (176.0 kB) SOT1115 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1115_132 [English]	04 Apr 2013

支持信息 (1)

名称/描述	Modified Date
MAR_SOT1115 Topmark (REV 1.0) PDF (47.0 kB) MAR_SOT1115 [English]	03 Jun 2013

IBIS

74AUP1G14 IBIS model (REV 1.0) ibs AUP1G14 12/15/2014

订购信息

型号	状态	Family	功能	V_CC (V)	说明	Logic switching levels	Output drive capability (mA)	Package version	f_max (MHz)	t_pd (ns)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AUP1G14GN	Active	AUP	Buffers/inverters/drivers	1.1 - 3.6	Schmitt-trigger	CMOS	+/- 1.9	SOT1115	70	4.7	1	ultra low	-40~125	334	22.6	207	XSON6	6

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	MSL	MSL LF
74AUP1G14GN		SOT1115		Reel 7" Q1/T1, Q3/T4	Active	74AUP1G14GN,132 (9352 917 25132)	pF	74AUP1G14GN		Always Pb-free	1	1

Low-power Schmitt trigger inverter 74AUP1G14GW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Pin FMEA for AUP family 74AUP1T34GW-Q100

電圧レベルシフタ 74AVC16245DGG-Q100

NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

MAR_SOT1115 Topmark 74AUP1G332

74AUP1G14 IBIS model 74AUP1G14GW

SOT1115 74AUP1G332

Reel 7" Q1/T1, Q3/T4 74AUP1G332

74AVCM162836DGG

74LVC2G17

©1993 - 2024 BDTIC