74AUP1G18GN: 低功耗2选1解复用器，具有3态取消选定输出 _ BDTIC 中国领先电子元器件代理商

74AUP1G18GN: 低功耗2选1解复用器，具有3态取消选定输出

74AUP1G18提供带3态输出的2选1非反相解复用器。74AUP1G18缓冲输入针脚(A)上的数据并将其传输到输出1Y或2Y，具体取决于选择输入针脚(S)的状态是低电平还是高电平。

所有输入处的施密特触发器动作使电路能容许整个0.8 V至3.6 V的VCC范围内较慢的输入上升和下降时间。该器件可确保整个0.8 V至3.6 V的CC范围内极低的静态和动态功耗。

该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止断电时破坏性回流电流通过该器件。

74AUP1G18GN: 产品结构框图

Outline 3d SOT1115

数据手册 (1)

名称/描述	Modified Date
Low-power 1-of-2 demultiplexer with 3-state deselected output (REV 5.0) PDF (209.0 kB) 74AUP1G18 [English]	03 Jul 2012

应用说明 (2)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]	06 May 2011

手册 (3)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]	13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
extremely thin small outline package; no leads; 6 terminals (REV 1.0) PDF (176.0 kB) SOT1115 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1115_132 [English]	04 Apr 2013

支持信息 (1)

名称/描述	Modified Date
MAR_SOT1115 Topmark (REV 1.0) PDF (47.0 kB) MAR_SOT1115 [English]	03 Jun 2013

IBIS

aup1g18 IBIS model (REV 2.0) ibs AUP1G18 12/22/2014

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	Output drive capability (mA)	Package version	t_pd (ns)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74AUP1G18GN	Active	AUP	1.1 - 3.6	Decoders/demultiplexers	CMOS	1-to-2 demultiplexer (3-state)	1.9/-1.9	SOT1115	3.2	ultra low	-40~125	275	11.7	171	XSON6	6

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	MSL	MSL LF
74AUP1G18GN		SOT1115		Reel 7" Q1/T1, Q3/T4	Active	74AUP1G18GN,132 (9352 917 31132)	pW	74AUP1G18GN		Always Pb-free	1	1

Low-power 1-of-2 demultiplexer with 3-state deselected output 74AUP1G18GW

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Pin FMEA for AUP family 74AUP1T34GW-Q100

電圧レベルシフタ 74AVC16245DGG-Q100

NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

MAR_SOT1115 Topmark 74AUP1G332

aup1g18 IBIS model 74AUP1G18GW

SOT1115 74AUP1G332

Reel 7" Q1/T1, Q3/T4 74AUP1G332

74AVCM162836DGG

74LVC2G17

©1993 - 2024 BDTIC