74AUP1G240GX: 低功耗反相缓冲器/线路驱动器；3态
74AUP1G240提供带3态输出的单路反相缓冲器/线路驱动器。3态输出通过输出使能输入(OE)控制。针脚OE处的高电平使输出呈高阻抗关断状态。
该器件具有输入禁用功能，它允许浮动输入信号。输出使能输入OE为高电平时，输入处于禁用状态。
所有输入处的施密特触发器动作使电路容许整个0.8 V至3.6 V VCC范围内较慢的输入上升和下降时间。
该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。
该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。
74AUP1G240GX: 产品结构框图
sot1226_3d
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| Low-power inverting buffer/line driver; 3-state (REV 4.0) PDF (366.0 kB) 74AUP1G240 [English] | 29 Jun 2012 |
应用说明 (1)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
手册 (3)
| 名称/描述 | Modified Date |
|---|---|
| 電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English] | 16 Feb 2015 |
| NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English] | 13 Oct 2014 |
| Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English] | 20 May 2014 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| plastic thermal enhanced extremely thin small outline package; no leads; 5 terminals (REV 1.0) PDF (199.0 kB) SOT1226 [English] | 08 Feb 2016 |
包装 (1)
| 名称/描述 | Modified Date |
|---|---|
| X2SON5; Reel pack SMD 7" Q3/T4 standard product orientation Orderable part number ending ,125 or H Ordering... (REV 1.0) PDF (97.0 kB) SOT1226_125 [English] | 09 Aug 2016 |
支持信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| MAR_SOT1226 Topmark (REV 1.0) PDF (35.0 kB) MAR_SOT1226 [English] | 03 Jun 2013 |
IBIS
- 74AUP1G240 IBIS model (REV 1.0) ibs AUP1G240 12/15/2014
订购信息
| 型号 | 状态 | Family | 功能 | VCC (V) | Logic switching levels | 说明 | Package version | Output drive capability (mA) | fmax (MHz) | No of bits | tpd (ns) | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP1G240GX | Active | AUP | Buffers/inverters/drivers | 1.1 - 3.6 | CMOS | single inverter/line driver (3-state) | SOT1226 | +/- 1.9 | 70 | 1 | 4.2 | ultra low | -40~125 | 322 | 90.7 | 191 | X2SON5 | 5 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP1G240GX | | SOT1226 | Reel 7" Q3/T4, Reverse | Active | 74AUP1G240GX,125 (9352 983 72125) | p2 | 74AUP1G240GX |    | Always Pb-free | 1 | 1 |
- Low-power inverting buffer/line driver; 3-state 74AUP1G240GW
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- 電圧レベルシフタ 74AVC16245DGG-Q100
- NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
- Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- X2SON5; Reel pack SMD 7" Q3/T4 standard product orientation Orderable part number ending ,125 or H Ordering... 74AUP1G32
- MAR_SOT1226 Topmark 74AUP1G32
- 74AUP1G240 IBIS model 74AUP1G240GW
- SOT1226 74AUP1G32
- 74AVCM162836DGG
- 74LVC1G17
