74AUP1G57GW: 低功耗可配置多功能门

74AUP1G57提供多个可配置的函数。输出状态由3位输入的八个模式确定。用户可选择逻辑函数“与”、“或”、“与非”、“或非”、“异或非”、反相器和缓冲器。所有输入可连接至VCC或GND。

该器件可确保在0.8 V至3.6 V的整个VCC范围内具有极低的静态和动态功耗。

该器件完全指定用于使用IOFF的部分掉电应用。IOFF电路可禁用输出,从而防止掉电时电流回流对器件造成的损坏。

74AUP1G57具有施密特触发器输入,能够将缓慢变化的输入信号转变为清晰的无抖动输出信号。

该输入在不同点进行开关以实现正向和负向信号。正向电压VT+和负向电压VT-之间的差值被定义为输入迟滞电压VH。

74AUP1G57GW: 产品结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
74AUP1G57GW: 应用结构框图
SOT363
数据手册 (1)
名称/描述Modified Date
Low-power configurable multiple function gate (REV 7.0) PDF (254.0 kB) 74AUP1G57 [English]16 Sep 2015
应用说明 (3)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]06 May 2011
PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English]30 Oct 2002
手册 (3)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic surface-mounted package; 6 leads (REV 1.0) PDF (246.0 kB) SOT363_1 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
Tape reel SMD; reversed product orientation 12NC ending 125 (REV 1.0) PDF (188.0 kB) SOT363_125 [English]20 Nov 2012
支持信息 (3)
名称/描述Modified Date
Reflow Soldering Profile (REV 1.0) PDF (34.0 kB) REFLOW_SOLDERING_PROFILE [English]30 Sep 2013
Wave Soldering Profile (REV 1.0) PDF (20.0 kB) WAVE_SOLDERING_PROFILE [English]30 Sep 2013
MAR_SOT363 Topmark (REV 1.0) PDF (104.0 kB) MAR_SOT363 [English]03 Jun 2013
IBIS
订购信息
型号状态Family功能VCC (V)类型说明Logic switching levelsOutput drive capability (mA)Package versiontpd (ns)fmax (MHz)No of bitsPower dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74AUP1G57GWActiveAUPConfigurable multiple function gates1.1 - 3.6Configurable gatesSchmitt triggerCMOS+/- 1.9SOT3638.7701ultra low-40~12526438.6153TSSOP66
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74AUP1G57GWSOT363Reflow_Soldering_Profile Wave_Soldering_Profile
Reflow_Soldering_Profile Wave_Soldering_Profile
Reel 7" Q3/T4, ReverseActive74AUP1G57GW,125 (9352 799 57125)aC74AUP1G57GWAlways Pb-free0.03.293.04E811
Low-power configurable multiple function gate 74AUP1G57GX
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Pin FMEA for AUP family 74AUP1T34GW-Q100
PicoGate Logic footprints NX3L4684
電圧レベルシフタ 74AVC16245DGG-Q100
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
MAR_SOT363 Topmark BSS84AKS
aup1g57 IBIS model 74AUP1G57GW
plastic surface-mounted package; 6 leads BSS84AKS
Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
Tape reel SMD; reversed product orientation 12NC ending 125 74LVC2G17_Q100
74AUP1G57
74AUP1G57
74AUP1G57
74AUP1G57
74AVCM162836DGG
74AUP1G57
74LVC1G57
BFU520Y