74AUP3G3404GS: 低功耗双路缓冲器和单路反相器
74AUP3G3404是双路缓冲器和单路反相器。
所有输入处的施密特触发器动作使电路容许整个0.8 V至3.6 V VCC范围内较慢的输入上升和下降时间。
该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。
该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止断电时破坏性回流电流通过该器件。
74AUP3G3404GS: 产品结构框图
sot1203_3d
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| Low-power dual buffer and single inverter (REV 1.0) PDF (316.0 kB) 74AUP3G3404 [English] | 14 Jan 2013 |
应用说明 (1)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
手册 (3)
| 名称/描述 | Modified Date |
|---|---|
| 電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English] | 16 Feb 2015 |
| NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English] | 13 Oct 2014 |
| Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English] | 20 May 2014 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| extremely thin small outline package; no leads; 8 terminals (REV 1.0) PDF (188.0 kB) SOT1203 [English] | 08 Feb 2016 |
包装 (1)
| 名称/描述 | Modified Date |
|---|---|
| Standard product orientation 12NC ending 115 (REV 1.0) PDF (88.0 kB) SOT1203_115 [English] | 03 Jul 2013 |
支持信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| MAR_SOT1203 Topmark (REV 1.0) PDF (73.0 kB) MAR_SOT1203 [English] | 03 Jun 2013 |
IBIS
- IBIS model (REV 1.0) ibs AUP3G3404 6/4/2014
订购信息
| 型号 | 状态 | Family | VCC (V) | 功能 | Logic switching levels | 说明 | 类型 | Package version | Output drive capability (mA) | tpd (ns) | fmax (MHz) | No of bits | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP3G3404GS | Active | AUP | 1.1 - 3.6 | Combination | CMOS | dual buffer and single inverter | Combination gates | SOT1203 | +/- 1.9 | 4 | 70 | 3 | ultra low | -40~125 | 276 | 10.8 | 146 | XSON8 | 8 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74AUP3G3404GS | | SOT1203 | Reel 7" Q1/T1 | Active | 74AUP3G3404GSX (9352 994 52115) | aZ | 74AUP3G3404GS |    | Always Pb-free | 1 | 1 |
- Low-power dual buffer and single inverter 74AUP3G3404GT
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- 電圧レベルシフタ 74AVC16245DGG-Q100
- NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
- Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- MAR_SOT1203 Topmark 74AXP2T3407GS
- IBIS model 74AUP3G3404GT
- SOT1203 74AXP2T3407GS
- Reel 7" Q1/T1 74AXP2T3407GS
- 74AVCM162836DGG
- 74LVC3G17
