74LVC138ADB: 3至8线路解码器/解复用器；反相
74LVC138A是3至8线路解码器/解复用器。其接受三个二进制加权地址输入（A0、A1和A2），处于使能状态时提供在被选中时为低电平的八个互斥输出（Y0至Y7）。
有三个使能输入：两个低电平有效（E1和E2）输入和一个高电平有效(E3)输入。除非E1和E2为低电平且E3为高电平，否则每个输出都将是高电平。
该多路使能功能只需凭借四个74LVC138A器件和一个反相器， 即能将该器件轻松并行扩展为32选1（5线路至32线路）解码器。通过将某个低电平有效使能输入用作数据输入以及将剩下的使能输入用作选通，74LVC138A可用作一个八输出解复用器。未使用的使能输入必须恒定地连接到其相应的高电平或低电平有效状态。
74LVC138ADB: 产品结构框图
Outline 3d SOT338-1
数据手册 (1)
| 名称/描述 | Modified Date |
|---|---|
| 3-to-8 line decoder/demultiplexer; inverting (REV 5.0) PDF (172.0 kB) 74LVC138A [English] | 19 Oct 2011 |
应用说明 (5)
| 名称/描述 | Modified Date |
|---|---|
| Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
| Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English] | 13 Mar 2013 |
| Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English] | 04 Feb 2011 |
| Power considerations when using CMOS and BiCMOS logic devices (REV 1.0) PDF (100.0 kB) AN263 [English] | 05 Feb 2002 |
| Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English] | 15 Sep 1995 |
选型工具指南 (2)
| 名称/描述 | Modified Date |
|---|---|
| ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
| Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
封装信息 (1)
| 名称/描述 | Modified Date |
|---|---|
| plastic shrink small outline package; 16 leads; body width 5.3 mm (REV 1.0) PDF (306.0 kB) SOT338-1 [English] | 08 Feb 2016 |
支持信息 (2)
| 名称/描述 | Modified Date |
|---|---|
| Footprint for reflow soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-REFLOW [English] | 08 Oct 2009 |
| Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English] | 08 Oct 2009 |
IBIS
- lvc138a IBIS model (REV 1.0) ibs LVC138A 4/7/2013
SPICE
- lvc Spice model (REV 1.0) ZIP LVC 5/7/2013
订购信息
| 型号 | 状态 | Family | VCC (V) | 功能 | 说明 | Logic switching levels | Output drive capability (mA) | Package version | tpd (ns) | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74LVC138ADB | Active | LVC | 1.2 - 3.6 | Decoders/demultiplexers | inverting | CMOS/LVTTL | +/- 24 | SOT338-1 | 2.7 | low | -40~125 | 148 | 42.0 | SSOP16 | 16 |
封装环保信息
| 产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | EFR | IFR(FIT) | MTBF（小时） | MSL | MSL LF |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 74LVC138ADB | | SOT338-1 | SSOP-TSSOP-VSO-REFLOW
SSOP-TSSOP-VSO-WAVE SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE | Reel 13" Q1/T1 | Active | 74LVC138ADB,118 (9352 607 46118) | VC138A | 74LVC138ADB |    | week 13, 2005 | 123.8 | 3.87 | 2.58E8 | 1 | 1 |
| Bulk Pack | Active | 74LVC138ADB,112 (9352 607 46112) | VC138A | 74LVC138ADB | | week 13, 2005 | 123.8 | 3.87 | 2.58E8 | 1 | 1 |
- 3-to-8 line decoder/demultiplexer; inverting 74LVC138APW
- Sorting through the low voltage logic maze 74LVC_H_245A_Q100
- Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
- Pin FMEA for LVC family 74LVC1G123_Q100
- Power considerations when using CMOS and BiCMOS logic devices 74AHCT244PW
- Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
- ロジック製品セレクションガイド... 74LVC_H_245A_Q100
- Logic selection guide 2016 74LVC_H_245A_Q100
- lvc138a IBIS model 74LVC138APW
- lvc Spice model 74LVC3G17GT
- plastic shrink small outline package; 16 leads; body width 5.3 mm 74HC_T_595_Q100
- Footprint for reflow soldering 74HC_T_595_Q100
- SSOP-TSSOP-VSO-WAVE LPC1114FDH28
- 74LVC138A
- HEF4094B
