74LVC1G175GS: 带复位功能的单频D型触发器;正沿触发器

74LVC1G175是带单独数据(D)输入、时钟(CP)输入、主复位(MR)输入和Q输出的低功耗、低电压单路正沿触发D类触发器。

主复位(MR)为异步有源低电平输入,工作时不受时钟输入的影响。数据输入处的信息会在时钟脉冲从低到高转换时被传输到Q输出。在时钟从低到高转换前的某个建立时间,D输入必须保持稳定,以进行可预测操作。

输入可从3.3 V器件或5 V器件驱动。该特性允许在3.3 V和5 V混合电压环境中使用该器件。

该器件完全指定用于使用IOFF的部分掉电应用。IOFF电路可禁用输出,从而防止掉电时电流回流对器件造成的损坏。

所有输入的施密特触发器动作使电路高度容许较缓慢的输入上升时间和下降时间。

sot1202_3d
数据手册 (1)
名称/描述Modified Date
Single D-type flip-flop with reset; positive edge trigger (REV 6.0) PDF (201.0 kB) 74LVC1G175 [English]11 Oct 2013
应用说明 (4)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English]04 Feb 2011
MicroPak soldering information (REV 2.0) PDF (245.0 kB) AN10343 [English]30 Dec 2010
手册 (1)
名称/描述Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]10 Jul 2015
封装信息 (1)
名称/描述Modified Date
XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm (REV 1.0) PDF (192.0 kB) SOT1202 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
Reversed product orientation 12NC ending 132 (REV 2.0) PDF (92.0 kB) SOT1202_132 [English]04 Apr 2013
支持信息 (1)
名称/描述Modified Date
MAR_SOT1202 Topmark (REV 1.0) PDF (49.0 kB) MAR_SOT1202 [English]03 Jun 2013
IBIS
订购信息
型号状态FamilyVCC (V)功能Logic switching levels说明Output drive capability (mA)Package versiontpd (ns)fmax (MHz)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74LVC1G175GSActiveLVC1.65 - 5.5D-type flip-flopsCMOS/LVTTLpositive-edge trigger+/- 32SOT12023.1300low-40~12527315.3178XSON66
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74LVC1G175GSSOT1202Reel 7" Q1/T1, Q3/T4Active74LVC1G175GS,132 (9352 929 05132)YT74LVC1G175GSAlways Pb-free123.83.872.58E811
Single D-type flip-flop with reset; positive edge trigger 74LVC1G175GW
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
Pin FMEA for LVC family 74LVC1G123_Q100
MicroPak soldering information NTS0102_Q100
Low voltage CMOS family - LVC 74LVC_H_245A_Q100
MAR_SOT1202 Topmark NCX2200GS
74LVC1G175 IBIS model 74LVC1G175GW
XSON6: extremely thin small outline package; no leads; 6 terminals; body 1.0 x 1.0 x 0.35 mm NCX2200GS
Reversed product orientation 12NC ending 132 NTS0101
74LVC2G17