74LVCH32373AEC：32位D型透明锁存器，具有5 V容压输入/输出；3态

74LVCH32373A是32位D型穿透锁存器，具有适用于每个锁存器的单独D型输入和适合总线应用的3态输出。每个八位部分都提供一个锁存使能(nLE)输入和一个输出使能输入(nOE)。输入可通过3.3 V或5 V器件进行驱动。

该器件由八个带3态真正输出的D型穿透锁存器的4部分组成。输入nLE为高电平时，nDn输入处的数据会输入锁存器。在这种情况下，锁存器是穿透的，即每当与锁存输出对应的D输入发生变化时，锁存输出都会随之变化。

输入nLE为低电平时，锁存器存储nLE从高电平跃迁至低电平前的一个设置时间在D输入处出现的信息。输入nOE为低电平时，八个锁存器的内容可在输出上获取。输入nOE为高电平时，输出转为高阻抗关断状态。nOE输入的操作不会影响锁存器的状态。

输入可通过3.3 V或5 V器件进行驱动。在3态操作中，输出能处理5 V的电压。这些特性允许在混合3.3 V和5 V环境中使用这些器件。

数据输入上的总线保持无需使用外部上拉电阻来保持未使用的输入。

5 V容压输入/输出，可实现与5 V逻辑的接合
1.2 V至3.6 V的宽电源电压范围
CMOS低功耗
Multibyte直通式标准针脚排列架构
多个低电感电源针脚，可实现最低噪声和地弹
具有TTL电平的直接接口
所有数据输入都具有总线保持
VCC = 0 V时的高阻抗
符合JEDEC标准：
- JESD8-7A（1.65 V至1.95 V）
- JESD8-5A（2.3 V至2.7 V）
- JESD8-C/JESD36（2.7 V至3.6 V）
JESD8-7A（1.65 V至1.95 V）
JESD8-5A（2.3 V至2.7 V）
JESD8-C/JESD36（2.7 V至3.6 V）
ESD保护：
- HBM JESD22-A114F超过2000 V
- MM JESD22-A115-B超过200 V
- CDM JESD22-C101E超过1000 V
HBM JESD22-A114F超过2000 V
MM JESD22-A115-B超过200 V
CDM JESD22-C101E超过1000 V
额定温度范围为-40 °C至+85 °C和-40 °C至+125 °C
采用塑封精细间距球栅阵列封装

型号	Product status	V_CC (V)	Logic switching levels	Output drive capability (mA)	t_pd (ns)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	Package name
74LVCH32373AEC	Production	1.2 - 3.6	TTL	+/- 24	3	32	low	-40~125	60	16.0	LFBGA96

型号	封装	Outline version	Reflow-/Wave soldering	包装	产品状态	标示	可订购的器件编号, (订购码 (12NC))
74LVCH32373AEC	LFBGA96 (SOT536-1)	sot536-1_po	sot536-1_fr	Reel 13" Q1/T1 in Drypack	量产	CH32373A	74LVCH32373AEC,518( 9352 644 48518 )
				Tray, Bakeable, Multiple in Drypack	量产	CH32373A	74LVCH32373AEC,557( 9352 644 48557 )
				Tray, Bakeable, Single in Drypack	量产	CH32373A	74LVCH32373AEC,551( 9352 644 48551 )
74LVCH32373AEC/G	LFBGA96 (SOT536-1)	sot536-1_po	sot536-1_fr	Reel 13" Q1/T1 in Drypack	量产	CH32373A	74LVCH32373AEC/G,5( 9352 811 41518 )
				Tray, Bakeable, Multiple in Drypack	量产	CH32373A	74LVCH32373AEC/G;5( 9352 811 41557 )
				Tray, Bakeable, Single in Drypack	量产	CH32373A	74LVCH32373AEC/G:5( 9352 811 41551 )

型号	可订购的器件编号	无铅转换日期	EFR	IFR (FIT)	MTBF（小时）	潮湿敏感度等级	MSL LF
74LVCH32373AEC	74LVCH32373AEC,518		123.8	3.87	2.58E8	3	4
74LVCH32373AEC	74LVCH32373AEC,557		123.8	3.87	2.58E8	3	4
74LVCH32373AEC	74LVCH32373AEC,551		123.8	3.87	2.58E8	3	4
74LVCH32373AEC/G	74LVCH32373AEC/G,5	Always Pb-free	123.8	3.87	2.58E8	NA	2
74LVCH32373AEC/G	74LVCH32373AEC/G;5	Always Pb-free	123.8	3.87	2.58E8	NA	2
74LVCH32373AEC/G	74LVCH32373AEC/G:5	Always Pb-free	123.8	3.87	2.58E8	NA	2

档案名称	标题	类型	格式	日期
74LVCH32373A (中文)	32-bit transparant D-type latch with 5 V tolerant inputs/outputs; 3-state	Data sheet	pdf	2013-01-28
AN240	Interfacing 3 Volt and 5 Volt Applications	Application note	pdf	1995-09-15
AN263	Power considerations when using CMOS and BiCMOS logic devices	Application note	pdf	2002-02-05
AN11009	Pin FMEA for LVC family	Application note	pdf	2011-02-04
AN1026	(LF)BGA Application note, ATO Innovation	Application note	pdf	2013-03-13
ANLFBGA	ANLFBGA 32-Bit Logic Families in Low-profile Fine-pitch Ball Grid Array (LFBGA) Packages	Application note	pdf	2013-03-13
AN219	A metastability primer	Application note	pdf	2013-03-13
AN212	Package lead inductance considerations in high-speed applications	Application note	pdf	2013-03-13
AN10156	Sorting through the low voltage logic maze	Application note	pdf	2013-03-13
lvch32373a	lvch32373a IBIS model	IBIS model	ibs	2013-04-07
75017285	Logic selection guide 2015	Selection guide	pdf	2015-01-08
sot536-1_po	plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm	Outline drawing	pdf	2009-10-08
sot536-1_fr	Footprint for reflow soldering SOT536-1	Reflow soldering	pdf	2009-10-08