74LVC(H)162373A: 16位D型透明锁存器;30 Ω串联端接电阻;5 V容压输入/输出;3态

74LVC162373A和74LVCH162373A是16位D型透明锁存器,具有适用于每个锁存器的单独D型输入以及总线保持(仅74LVCH162373A)和适合总线应用的3态输出。每个八位部分都提供一个锁存使能(针脚nLE)输入和一个输出使能(针脚nOE)。输入可通过3.3 V或5 V器件进行驱动。禁用时,可以向输出施加高达5.5 V的电压。这些特性允许将这些器件用于混合3.3 V和5 V应用。该器件由八个带3态真正输出的D型透明锁存器的两个部分组成。针脚nLE为高电平时,其对应的数据输入(针脚nDn)处的数据会输入锁存器。在这种情况下,锁存器是透明的,即每当与锁存输出对应的数据输入发生变化时,锁存输出就会随之变化。针脚nLE为低电平时,锁存器存储针脚nLE从高电平跃迁至低电平前的一个设置时间在数据输入处出现的信息。针脚nOE 为低电平时,八个锁存器的内容可在输出上获取。针脚nOE为高电平时,输出转为高阻抗关断状态。nOE输入的操作不会影响锁存器的状态。

该器件设计为在高电平和低电平输出级中都具有可减少线路噪声的30 Ω串联端接电阻。数据输入上的总线保持无需使用外部上拉电阻来保持未使用的输入。

74LVC_H_162373A: 产品结构框图
Outline 3d SOT370-1
数据手册 (1)
名称/描述Modified Date
16-bit D-type transparant latch; 30 Ohm series termination resistors; 5 V tolerant inputs/outputs; 3-state (REV 4.0) PDF (127.0 kB) 74LVC_LVCH162373A [English]14 May 2013
应用说明 (6)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
A metastability primer (REV 1.0) PDF (40.0 kB) AN219 [English]13 Mar 2013
Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English]04 Feb 2011
Power considerations when using CMOS and BiCMOS logic devices (REV 1.0) PDF (100.0 kB) AN263 [English]05 Feb 2002
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]15 Sep 1995
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (2)
名称/描述Modified Date
plastic thin shrink small outline package; 48 leads; body width 6.1 mm (REV 1.0) PDF (467.0 kB) SOT362-1 [English]08 Feb 2016
plastic shrink small outline package; 48 leads; body width 7.5 mm (REV 1.0) PDF (482.0 kB) SOT370-1 [English]08 Feb 2016
包装 (2)
名称/描述Modified Date
Standard product orientation 12NC ending 118 (REV 2.0) PDF (87.0 kB) SOT370-1_118 [English]19 Apr 2013
TSSOP48; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 5.0) PDF (242.0 kB) SOT362-1_118 [English]15 Apr 2013
支持信息 (2)
名称/描述Modified Date
Footprint for reflow soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-REFLOW [English]08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]08 Oct 2009
IBIS
订购信息
型号状态
74LVCH162373ADGGActive
74LVC162373ADGGActive
74LVCH162373ADLActive
74LVC162373ADLActive
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74LVC162373ADGGSOT362-1SSOP-TSSOP-VSO-WAVEBulk PackActive74LVC162373ADGG:11 (9352 377 20112)LVC162373A74LVC162373ADGGAlways Pb-free123.83.872.58E811
Reel 13" Q1/T1Active74LVC162373ADGG,11 (9352 377 20118)LVC162373A74LVC162373ADGGAlways Pb-free123.83.872.58E811
Reel 13" Q1/T1 in DrypackWithdrawn74LVC162373ADGG:51 (9352 377 20518)LVC162373A74LVC162373ADGGweek 14, 2005123.83.872.58E822
74LVCH162373ADGGSOT362-1SSOP-TSSOP-VSO-WAVEBulk PackActive74LVCH162373ADGG,1 (9352 387 50112)LVCH162373A74LVCH162373ADGGAlways Pb-free123.83.872.58E811
Reel 13" Q1/T1Active74LVCH162373ADGG:1 (9352 387 50118)LVCH162373A74LVCH162373ADGGAlways Pb-free123.83.872.58E811
74LVC162373ADLSOT370-1SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
Reel 13" Q1/T1Active74LVC162373ADL,118 (9352 377 10118)LVC162373A74LVC162373ADLweek 13, 2005123.83.872.58E811
Bulk PackActive74LVC162373ADL,112 (9352 377 10112)LVC162373A74LVC162373ADLweek 13, 2005123.83.872.58E811
74LVCH162373ADLSOT370-1SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
Reel 13" Q1/T1Active74LVCH162373ADL:11 (9352 387 40118)LVCH162373A74LVCH162373ADLweek 13, 2005123.83.872.58E811
Bulk PackActive74LVCH162373ADL,11 (9352 387 40112)LVCH162373A74LVCH162373ADLweek 13, 2005123.83.872.58E811
16-bit D-type transparant latch; 30 Ohm series termination resistors; 5 V tolerant inputs/outputs; 3-state 74LVC162373ADL
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
A metastability primer 74AHC573PW
Pin FMEA for LVC family 74LVC1G123_Q100
Power considerations when using CMOS and BiCMOS logic devices 74AHCT244PW
Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
lvc162373a IBIS model 74LVC162373ADL
lvch162373a IBIS model 74LVC_H_162373A
plastic thin shrink small outline package; 48 leads; body width 6.1 mm 74LVC_H_16245A_Q100
TSSOP48; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... 74LVC_H_16245A_Q100
plastic shrink small outline package; 48 leads; body width 7.5 mm gtl2000dl
Footprint for reflow soldering 74HC_T_595_Q100
SSOP-TSSOP-VSO-WAVE LPC1114FDH28
Standard product orientation 12NC ending 118 gtl2000dl
74LVC_H_162373A
74LVTN16245B
74LVT162245B