系统级封装(SiP)的高速或有效开发已促使电子产业链中的供应商就系统分割决策进行更广泛的协作。与以前采用独立封装的电子器件不同，今天的封装承包商与半导体器件制造商必须共同努力定义可行且最为有效的分割方法。因此，需要一个规范的工程方法来确保这些上游约定能够在设计早期得以实现，这其中尤其强调预先优化SiP设计。只有这样，才能有效地评估系统选项、权衡基板的广泛分类与可用工艺、并评估各种选项的性能折衷。
下列几大因素推动了设计与实现SiP解决方案这一决策。一个最为显著的原因是SiP可以减少无线射频(RF)设计的复杂性，这对缺少RF板级设计经验的系统设计者而言意味着实现起来会更加容易。选择SiP的另一原因是可以利用单独且完全优化的器件，而无需采用全集成设计。在很多情况下，SoC方案在功耗方面的效率并不及SiP。
嵌入式存储器一度是芯片设计者眼中的圣杯，但随着竞争的加剧与价格的下滑，存储器的SoC集成被认为成本过于昂贵，根本无法与层叠式裸片封装方案相抗衡。因而，在WLAN和其他对成本敏感的消费类应用中，存储器与逻辑器件的层叠式裸片封装方案得到了广泛应用。
另一个促成SiP实现的因素是上市时间。很多情况下，SoC都需要有长达18个月的冗长开发周期，相比SiP，SoC要处理更大、更复杂的器件并面临更高的风险，而进度的延迟会使企业丧失商机。因此，很多公司都将SiP视为一种替代方法，用来避免标准SoC实现中容易出现的开发周期延误。
在实现SiP的众多原因中，最重要的是成本、上市时间及减少参考设计复杂性这三项因素。
SiP设计会受到总体尺寸和高度等封装限制的影响，而高度对SiP封装中的无源器件正是一个常见的约束条件。开始分割一项设计的较佳方法是从示意图、材料清单(BOM)、封装类型以及所要求的物理封装尺寸(包括高度在内)开始。无源器件通常尺寸较长，因此分割的第一步就应该挑选出哪些器件在封装尺寸参数所规定的高度范围内。
一旦这一初始分割完成，第二张反映封装到系统边界的电路原理图就可创建出来。系统设计人员在分割前期的介入十分重要，因为这个阶段所做的决定会影响最后SiP装配的整体性能以及功能。
系统设计者同意基本分割后，就可以利用仿真来评估SiP的机械与热极限指标。任何可能的解决方案都存在潜在问题，所以需要设计这些仿真来确保封装能充分散热，保持裸片温度处于最高结温之下，并确保热循环发生时有足够的机械稳定性。一旦验证该平台满足所有机械与热要求，下一步便是细化SiP布局。
当封装寄生参数得以确定后，SiP中实现的滤波器通常需要对电容值进行调整。这个设计阶段包括首先生成关键电路并进行布局，随后对这些电路的电气性能(包括阻抗控制、时序、串扰及插入损失等)进行仿真。
在考虑关键电路之后，再对余下的电路进行布线。一旦全部布线完工，还要对关键电路进行再一次仿真。这一次，仿真着重检查邻近电路间的电气耦合性。此外，还需要考虑互感、电容、以及滤波器中的旁路电容等因素。如果不考虑滤波器或balun中的所有潜在电容源，将会导致偏离中心频率及不良的回波损耗性能。
此外，滤波器的通带平坦度或截止区域尖锐度还受无源器件值与容差的影响。MonteCarlo模拟方法对评估图像抑制滤波器等无源网络中器件的容差大小很有效。容差1(的无源器件肯定要比容差5(的无源器件具有更好的整体响应。但是在某些情况下，容差5(的器件并不会产生过多的偏移而使无源网络偏离指标。为避免产生不必要的成本浪费，有必要将无源器件的容差控制在应用限制之内。
一旦仿真与数据分析结束，就会得到明确的无源器件可接受数值，而且BOM也可以用成本最低但能提供相同性能的器件来完成。从这一步开始，SiP程序可以采用与其它封装程序一样的方式运行。
如此看来，为SiP找寻一条合适的解决之路包括首先根据已有的封装约束对BOM进行分割；其次利用机械与热仿真确保封装约束不会使器件过热或机械不稳定。布局与电气仿真是一次通过的成功基础，而且只能利用一个具有良好相关性的仿真工具来实现。类似的工具需要花费很长的时间进行测试和预测分析。如果没有这种关联工具，很多设计都会在SiP准备上市前重复多次。遵循这些简单的指导可以提高成功的机会。
此外，还需要进行很多其他选择，例如层压基板材料(环保或无铅)与焊锡合金成分等。所有这些都会影响最终解决方案的成本与可靠性，因此都不能忽视。每一种SiP解决方案在某些方面都是唯一的，因而需要开发新的工艺技术或材料。
如果没有与SiP系统设计师进行早期约定，那么许多需要在批量生产以前解决的问题都不会得到答案。这样的结果导致：作为一种较为普遍的快速解决方案，调试时间却可能会变得十分冗长。这种传统方法包括改变无源器件值来将滤波器拉至中心频率上。仔细规划、上游约定以及关联性良好的仿真工具对一次通过和缩短上市时间都十分重要。
录入时间:2007-10-10 来源：电子工程专辑
相关文章：
• IC测试新技术新标准发展动向
