技术特性

• 低相位噪声锁相环（PLL）
• 片上VCO调谐范围：2.53 GHz～2.95 GHz
• 自动和手动参考信号切换/保持模式
• 1个差分或2个单端参考频率信号输入
• 支持高达250 MHz的CMOS、LVPECL或LVDS参考频率
• 支持16.62 MHz~33.3 MHz的晶振时钟，用于参考频率信号输入
• 可选的参考时钟倍频器
• 欲了解更多信息，请参考数据手册

技术指标

• Product Description: Multi-Output Clock Generator
• +Supply Voltage (V): 3.3V
• # of Inputs: 1
• # of Outputs: 12
• On-Chip VCO or DCO: Yes
• Max f-out (MHz): 2950MHz
• Output Logic: CMOS,LVDS
• Random Jitter (ps-RMS): 0.242ps
• I/O Interface: Serial

功能框图

应用领域

• 低抖动、低相位噪声时钟分配
• 时钟产生与转换，符合SONET、10Ge、10G FC，以及其它10 Gbps协议
• 前向误差校正（G.710）
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 自动测试设备（ATE）与高性能仪器仪表
• 宽带基础设施