54LS166 / 74LS166 LSTTL 型8 位移位寄存器

54LS166 / 74LS166 特点

54LS166/74LS166 说明

LS166 是8位移位寄存器,与大多数 TTL和 DTL逻辑系列是相容的。所有输入都经过缓冲,以把驱动要求分别减少到 54LS/74LS系列一个标准负载。输入用二极管钳位使开关瞬变时间减到最小,并简化了系统设计。

这种单片并行输入或串行输入、串行输出移位寄存器集成度相当于 77个等效门。它的特点是有门控时钟输入和无条件清除输入。并行输入模式或串行输入模式由移位/置数(

)输入决定。当这个输入为高时,它将使能串行(SER)数据输入,并将八个触发器耦合起来,由每个时钟脉冲进行串行移位。当它为低电平时,并行(并排)数据输入被使能,并在下一个时钟脉冲进行同步置数。在并行置数期间,串行数据流被禁止。时钟是在时钟脉冲从低变到高时通过一个 2输入正或非门加上去的;这个 2输入正或非门,其中一个输入可以起时钟使能或时钟禁止作用。两个时钟输入任意一个保持为高电平,就禁止加时钟;一个保持低电平就使能另一个时钟输入。当然,这允许系统时钟不同步,并可按其他时钟输入的命令停止寄存器工作。仅当时钟 CLK输入为高电平时,时钟禁止(CLK INH)输入才应变到高电平。一个缓冲直接清除(

)输入将压倒所有其他(包括时钟)输入,并把所有触发器置零。

典型清除、移位、置数、禁止和移位时序

推荐工作条件

符号  参数名称  74LS166  54LS166 单位
最小 典型 最大 最小 典型 最大
Vcc 电源电压 4.75 5 5.25 4.5 5 5.5 V
VIH 输入高电平电压 2.0     2.0     V
VIL 输入低电平电压     0.8     0.7 V
IOH 输出高电平电流     -400     -400 μA
IOL 输出低电平电流     8     4 mA
fCK 时钟频率 0   25 0   25 MHz
tW 时钟/清除脉冲宽度 20     20     ns
tsu 建立时间 模式控制 30     30     ns
数据 20     20     ns
th 任一输入的保持时间 15     15     ns
TA 工作环境温度 -40   85 -55   125
电 性 能:(除特别说明外,均为全温度范围)
符号 参数名称 测试条件   74Ⅱ 54   单位
  参数值 参数值  
    最小 典型 最大 最小 典型 最大
VIK 输入钳位电压 Vcc=最小 II=-18mA     -1.5     -1.5 V
VOH 输出高电平电压 Vcc=最小 VIL =最大 VIH=2V IOH =最大 2.7     2.5 3.4   V
VOL 输出低电平电压 Vcc=最小 VIL=最大 VIH=2V IOL=最大     0.5   0.25 0.4 V
II 输入电流 (最大输入电压时 ) Vcc=最大 VI=7V     0.1     0.1 mA
IIH 输入高电平电流 Vcc=最大 VI=2.7V     20     20 μA
IIL 输入低电平电流 Vcc=最大 VI=0.4V     -0.4     -0.4 mA
IOS 输出短路电流 Vcc=最大 VO=0V -20   -100 -20   -100 mA
ICC 电源电流 Vcc=最大(注)     38   22 38 mA

注:测 Icc时,所有输出赋能并开路。所有典型值均在 Vcc=5.0V, TA=25℃下测量得出。交流(开关)参数:Vcc=5.0V, TA=25℃

符号 参数名称 从(输入) 到(输出) 测试条件   参数值   单位
最小 典型 最大
fmax 最大时钟频率         25 35   MHz
tPHL 传输延迟时间 CLR 任一 Q   CL=15pF   19 30 ns
tPLH 传输延迟时间 CLK         23 35 ns
tPHL 传输延迟时间       RL=2kΩ   24 35 ns
54LS166 / 74LS166 技术支持