54S161 / 74S161 STTL 型同步四位二进制计数器(直接清零)

54S161 / 74S161 特点

说明:

这种同步可预置四位二进计数器是由四个 D型触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接清零等功能。对所有触发器同时加上时钟,使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的,即输出可预置到任何电平。当预置是同步时,在置数输入上将建立一低电平,禁止计数,并在下一个时钟之后不管使能输入是何电平,输出都与建立数据一致。当时钟为低时,如果使能输入在跳变时或跳变前是高电平,则置数输入应避免从高变到低。清除是异步的(直接清零),不管时钟输入、置数输入、使能输入为何电平,清除输入端的低电平把所有四个触发器的输出直接置为低电平。

有了超前进位电路后,无须另加门,即可级联出 n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入( ENP和 ENT)计数时必须是高电平,且输入 ENT必须正反馈,以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲,其宽度近似等于 QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能 ENP和 ENT输入的跳变不受时钟输入的影响。

电路有全独立的时钟电路。改变工作模式的控制输入(使能 ENP、ENT或清零)纵使发生变化,直到时钟发生为止,都没有什么影响。计数器的功能(不管使能、不使能、置数或计数)完全由稳态建立时间和保持时间所要求的条件来决定。

逻辑图 典型清除、置数、计数和禁止时序

(工作)方式选择表

H=高电平 L=低电平 ×=不定(高或低电平) ↑=由“低”→“高”电平的跃变

推荐工作条件

符号  参数名称  74S161   54S161 单位
最小 典型 最大 最小 典型 最大
Vcc 电源电压 4.75 5 5.25 4.5 5 5.5 V
VIH 输入高电平电压 2.0     2.0     V
VIL 输入低电平电压     0.8     0.8 V
IOH 输出高电平电流     -1000     -1000 μA
IOL 输出低电平电流     20     20 mA
fCK 时钟频率 0   40 0   40 MHz
tW 脉冲宽度 时钟(高或低 ) 10     10     ns
清零 10     10    
    数据 4     4     ns
    使能 12     12    
tsu 建立时间 置数 14     14    
清零 14     14    
    置数无效态 12     12    
    清零无效态 12     12    
trelease 恢复时间 使能     4     4 ns
    数据 3     3     ns
th 保持时间 置数 0     0    
    清零 0     0    
TA 工作环境温度 -40   85 -55   125

电 性 能(除特别说明外,均为全温度范围)

符号  参数名称  测试条件 74S161 54S161 单位
最小 典型 最大 最小 典型 最大
VIK 输入钳位电压 Vcc=最小 II =-18mA     -1.2     -1.2 V
VOH 输出高电平电压 Vcc=最小 VIL =最大 VIH=2V IOH =最大 2.7     2.5 3.4   V
VOL 输出低电平电压 Vcc=最小 VIL=最大 VIH=2V IOL=最大     0.5     0.5 V
II 输入电流 (最大输入电压时 ) Vcc=最大 VI=5.5V     1     1 mA
    Vcc=最大 时钟 CLK     50     50 μA
IIH 输入高电平电流 VI=2.7V A、B、C、D     50     50
      其它 -10   -200 -10   -200
IIL 输入低电平电流 Vcc=最大 VI=0.5V 使能 ENT     -4     -4 mA
其它     -2     -2
IOS 输出短路电流 Vcc=最大 VO=0V -40   -100 -40   -100 mA
ICC 电源电流 Vcc=最大     160   95 160 mA

所有典型值均在 Vcc=5.0V, TA=25℃下测量得出。

交流(开关)参数 (Vcc=5.0V, TA=25℃)

符号 参数名称 从(输入) 到(输出) 测试条件  参数值  单位
最小 典型 最大
fmax 最大时钟频率       40 70   MHz
tPLH 传输延迟时间 时钟 CLK 动态进位输出     14 25 ns
tPHL 传输延迟时间   RCO     17 25
tPLH 传输延迟时间 时钟 CLK   CL=15pF   8 15 ns
tPHL 传输延迟时间   任一 Q RL=280Ω   10 15
tPLH 传输延迟时间 使能 ENT 动态进位输出     10 15 ns
tPHL 传输延迟时间   RCO     10 15
54S161 / 74S161 技术支持