AD9515 1.6 GHz时钟分配IC，分频器，延迟调整，两路输出

低抖动、低相位噪声时钟分配为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟高性能无线收发器高性能仪器仪表宽带基础设施自动测试设备

AD9515是一款两路输出时钟分配IC，具有低抖动和低相位噪声特性，有助于实现最佳数据转换器性能。这款器件也适合相位噪声和抖动要求严格的其它应用。

它提供两路独立的时钟输出，一路输出为LVPECL，另一路输出可以设置为LVDS或CMOS电平。LVPECL输出工作频率为1.6 GHz。另一路输出在LVDS模式下的工作频率为800 MHz，在CMOS模式下的工作频率为250 MHz。

每路输出都具有可编程分频器，可设置1至32的整数分频比。一路时钟输出相对于其它时钟输出的相位可通过分频器相位选择功能进行设置，用作时序粗调。

LVDS/CMOS输出提供延迟特性，具有三个可选的满量程延迟值（1.5 ns、5 ns及10 ns），均可提供16级精调。

AD9515无需外部控制器即可进行操作或设置。器件通过11个引脚（S0至S10）和4个逻辑电平进行编程。编程引脚内部偏置为⅓ VS。VREF引脚提供⅔ VS电平。VS (3.3 V)和GND (0 V)提供另外两个逻辑电平。

AD9515非常适合数据转换器时钟应用，利用亚皮秒抖动编码信号，可实现最佳的转换器性能。

AD9515提供32引脚LFCSP封装，采用3.3 V单电源供电，温度范围为−40°C至+85°C。

产品特点和性能优势

1.6 GHz 差分时钟输入
2 个可编程分频器，编程范围：
1 至32
用于输出到输出延迟粗调的相位选择
1.6 GHz LVPECL 时钟输出
LVPECL加性输出均方根抖动：225 fs

800 MHz/250 MHz LVDS/CMOS 时钟输出
LVDS/CMOS加性输出均方根抖动：300 fs/290 fs
延迟时间最长10 ns
可利用4电平逻辑引脚进行器件配置
节省空间的32引脚LFCSP封装

数据手册

文档	备注
AD9515: 1.6 GHz Clock Distribution IC, Dividers, Delay Adjust, Two Outputs Data Sheet (Rev. A)	PDF 650 kB

应用笔记

文档	备注
AN-0974: Multicarrier TD-SCMA Feasibility	PDF 634 kB
AN-501: Aperture Uncertainty and ADC System Performance (Rev. A)	PDF 227 kB
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter (Rev. 0)	PDF 291.7 K
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev. 0)	PDF 0
AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev. 0)	PDF 221 kB
AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance (Rev. 0)	PDF 313 kB
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev. 0)	PDF 115 kB
AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies) (Rev. 0)	PDF 170 kB
AN-769: 基于AD9540产生多时钟输出 (Rev. 0)	PDF 130 kB
AN-0974: TD-SCMA多载波系统可行性研究 (Rev. 0)	PDF 772 kB
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)	PDF 0
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0)	PDF 0
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0)	PDF 234 kB
AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0)	PDF 416 kB
AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev. 0)	PDF 207 kB
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0)	PDF 303 kB
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)	PDF 808 kB
AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev. A)	PDF 227 kB
AN-741: Little Known Characteristics of Phase Noise (Rev. 0)	PDF 1679 kB
AN-741: 鲜为人知的相位噪声特性	PDF 359 kB