AD9548 4/8路输入的网络时钟发生器/同步器 _ BDTIC 中国领先电子元器件代理商

AD9548 4/8路输入的网络时钟发生器/同步器

AD9548可为包括同步光纤网络(SONET/SDH)在内的许多系统提供同步。它可以产生一个与高达四个差分或者八个单端外部输入基准之一同步的输出时钟。数字PLL能减少与外部基准有关的输入时间抖动或者相位噪声。即使当所有基准发生故障，AD9548仍能够利用数控环路和保持(holdover)电路连续产生有效的、干净的(低抖动)输出时钟。

AD9548可工作于-40°C至+85°C的工业温度范围。

应用 - 网络同步 - 基准时钟抖动清除 - GPS 1 每秒脉冲数同步 - SONET/SDH时钟，直到OC-192，包括前向纠错(FEC) - Stratum 2保持(holdover)，抖动清除，及相位瞬变控制 - Stratum 3/3E 基准时钟 - 无线基站，控制器 - 有线基础设施 - 数据通信

产品特点和性能优势

在保持(holdover)模式下支持Stratum 2稳定性

支持具有相位外建的基准转换

支持无中断基准转换

自动/手动保持(holdover)和基准转换

4对基准输入引脚，每对皆可配置成单路差分输入或2路独立单端输入

输入基准频率从1Hz至750MHz

基准验证和频率监控(1ppm)

可编程输入基准转换优先级

欲了解更多特性，请参考数据手册。

数据手册

文档	备注
AD9548: Quad/Octal Input Network Clock Generator/Synchronizer Data Sheet (Rev. G)	PDF 1870 kB

应用笔记

文档	备注
AN-1079: Determining the Maximum Tolerable Frequency Drift Rate of the AD9548 System Clock in Low Loop Bandwidth Applications (Rev. A)	PDF 210 kB
AN-1079: 确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率 (Rev. 0)	PDF 691 kB
AN-1061: Behavior of the AD9548 Phase and Frequency Lock Detectors in the Presence of Random Jitter (Rev. 0)	PDF 470 kB
AN-1064: Understanding the Input Reference Monitors of the AD9548 (Rev. 0)	PDF 155 kB
AN-1064：了解AD9548的输入基准监控器 (Rev. 0)	PDF 155 kB
AN-1061：存在随机抖动时鉴频鉴相器AD9548的特性 (Rev. 0)	PDF 482 kB
AN-1002: The AD9548 as a GPS Disciplined Stratum 2 Clock (Rev. 0)	PDF 157 kB
AN-1002: AD9548用作GPS可驯Stratum 2时钟 (Rev. 0)	PDF 848 kB

用户手册

文档	备注
UG-639: Evaluating the AD9547 and AD9548 Digital PLL Clock Synthesizers	PDF 931 kB

订购信息

产品型号	封装	包装数量	温度范围	美金报价 100-499	美金报价 1000+	RoHS
AD9548BCPZ 量产	88 ld LFCSP (12x12mm w/6.0mm pad)	OTH 168	-40 至 85至	26.57	22.59	Y
AD9548BCPZ-REEL7 量产	88 ld LFCSP (12x12mm w/6.0mm pad)	REEL 400	-40 至 85至	26.57	22.59	Y