74ALVCH16373DGG: 2.5 V/3.3 V 16位D型透明锁存器;3态

74ALVCH16373是16位D型透明锁存器,具有适用于每个锁存器的单独D型输入和适合总线应用的3态输出。

集成了总线保持数据输入,无需使用外部上拉或下拉电阻来保持未使用的输入。

每个8位部分都提供一个锁存使能(LE)输入和一个输出使能(OE)。

74ALVCH16373由八个带3态真正输出的D型透明锁存器的2部分组成。LE为高电平时,nDn输入处的数据会输入锁存器。在这种情况下,锁存器是透明的,因此每当与锁存输出对应的D输入发生变化时,锁存输出就会随之变化。

LE为低电平时,锁存器存储LE从低电平跃迁至高电平前的一个设置时间在nDn输入处出现的信息。OE为低电平时,八个锁存器的内容可在输出上获取。OE为高电平时,输出转为高阻抗关断状态。OE输入的操作不会影响锁存器的状态。

74ALVCH16373DGG: 产品结构框图
Outline 3d SOT362-1
数据手册 (1)
名称/描述Modified Date
2.5 V/3.3 V 16-bit D-type transparent latch; 3-state (REV 6.0) PDF (123.0 kB) 74ALVCH16373 [English]10 Jul 2012
应用说明 (6)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
A metastability primer (REV 1.0) PDF (40.0 kB) AN219 [English]13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]15 Sep 1995
手册 (2)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic thin shrink small outline package; 48 leads; body width 6.1 mm (REV 1.0) PDF (467.0 kB) SOT362-1 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
TSSOP48; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 5.0) PDF (242.0 kB) SOT362-1_118 [English]15 Apr 2013
支持信息 (1)
名称/描述Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]08 Oct 2009
IBIS
订购信息
型号状态Family功能VCC (V)说明Logic switching levelsPackage versionOutput drive capability (mA)tpd (ns)No of bitsPower dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74ALVCH16373DGGActiveALVCLatches/registered drivers2.3 - 3.616-bit D-type transparent latch with bus hold (3-state)LVTTLSOT362-1+/- 242.116low-40~85821.835TSSOP4848
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74ALVCH16373DGGSOT362-1SSOP-TSSOP-VSO-WAVEBulk PackActive74ALVCH16373DGG,11 (9352 051 20112)ALVCH1637374ALVCH16373DGGAlways Pb-free123.83.872.58E811
Reel 13" Q1/T1Active74ALVCH16373DGG:11 (9352 051 20118)ALVCH1637374ALVCH16373DGGAlways Pb-free123.83.872.58E811
Tube in DrypackWithdrawn74ALVCH16373DGG,51 (9352 051 20512)ALVCH1637374ALVCH16373DGGweek 14, 2005123.83.872.58E822
2.5 V/3.3 V 16-bit D-type transparent latch; 3-state 74ALVCH16373DL
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
A metastability primer 74AHC573PW
Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100
Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100
Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
電圧レベルシフタ 74AVC16245DGG-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
alvch16373 IBIS model 74ALVCH16373DL
plastic thin shrink small outline package; 48 leads; body width 6.1 mm 74LVC_H_16245A_Q100
SSOP-TSSOP-VSO-WAVE LPC1114FDH28
TSSOP48; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... 74LVC_H_16245A_Q100
74ALVCH16373
74LVTN16245B