74ALVCH16952DGG: 16位寄存收发器（三态） _ BDTIC 中国领先电子元器件代理商

74ALVCH16952DGG: 16位寄存收发器（三态）

74ALVCH16952由两个部分组成，每个部分都包含一个双八路非反相寄存收发器。两个8位背对背寄存器可存储在两个双向总线间的两个方向上流动的数据。时钟使能（nCEAB和nCEBA0）为低电平时，应用到输入的数据会输入和存储到时钟的正沿（nCPAB和 nCPBA）。该数据随后会出现在输出缓冲器中，但当输出使能输入（nOEAB和nOEBA）为低电平时，仅能对其访问。从A输入到B输出的数据流与B输入到A输出的数据流相同。

74ALVCH16952DGG: 产品结构框图

Outline 3d SOT364-1

数据手册 (1)

名称/描述	Modified Date
16-bit registered transceiver (3-State) (REV 2.0) PDF (92.0 kB) 74ALVCH16952 [English]	15 Feb 2010

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (3)

名称/描述	Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]	10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic thin shrink small outline package; 56 leads; body width 6.1 mm (REV 1.0) PDF (506.0 kB) SOT364-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 4.0) PDF (248.0 kB) SOT364-1_118 [English]	15 Apr 2013

支持信息 (1)

名称/描述	Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

IBIS

alvch16952 IBIS model (REV 1.0) ibs ALVCH16952 4/7/2013

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	Output drive capability	Package version	t_pd (ns)	No of bits	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVCH16952DGG	Active	ALVC	1.65 - 3.6	Transceivers	TTL	16-bit registered transceiver with bus hold (3-state)	+/- 24	SOT364-1	3.2	16	150	low		93	21.0		TSSOP56	56

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVCH16952DGG		SOT364-1	SSOP-TSSOP-VSO-WAVE	Tube in Drypack	Active	74ALVCH16952DGGS (9352 628 01512)	ALVCH16952	74ALVCH16952DGG		Always Pb-free	123.8	3.87	2.58E8	2	2
74ALVCH16952DGG		SOT364-1	SSOP-TSSOP-VSO-WAVE	Reel 13" Q1/T1 in Drypack	Active	74ALVCH16952DGGY (9352 628 01518)	ALVCH16952	74ALVCH16952DGG		Always Pb-free	123.8	3.87	2.58E8	2	2

16-bit registered transceiver (3-State) 74ALVCH16952DGG

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100

Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100

Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100

Interfacing 3 Volt and 5 Volt Applications 74LVC377PW

Low voltage CMOS family - LVC 74LVC_H_245A_Q100

電圧レベルシフタ 74AVC16245DGG-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... pcf8576d_automotive

alvch16952 IBIS model 74ALVCH16952DGG

plastic thin shrink small outline package; 56 leads; body width 6.1 mm pcf8576d_automotive

SSOP-TSSOP-VSO-WAVE LPC1114FDH28

74AVCM162836DGG

74LVT16652A

©1993 - 2024 BDTIC