74ALVT16823DL: 带复位和使能功能的18位总线接口D型触发器（三态） _ BDTIC 中国领先电子元器件代理商

74ALVT16823DL: 带复位和使能功能的18位总线接口D型触发器（三态）

74ALVT16823 18位总线接口寄存器设计用于取消缓冲现有寄存器所需的额外封装，并提供额外数据宽度，用于总线进行奇偶校验的更宽数据/地址路径。

74ALVT16823具有带时钟使能（引脚nCE）和主复位（引脚nMR）的两个9位宽缓冲寄存器，它们非常适合用于高微编程系统中的奇偶校验总线连接。

这些寄存器为完全边沿触发。在时钟从低到高转换前的某个建立时间，每个D输入状态都会被传输到相应的触发器Q输出。

它设计用于I/O兼容性高达5 V、在2.5 V或3.3 V电压下进行VCC操作。

74ALVT16823DL: 产品结构框图

74ALVT16823DL: 应用结构框图

74ALVT16823DL: 应用结构框图

74ALVT16823DL: 应用结构框图

Outline 3d SOT371-1

数据手册 (1)

名称/描述	Modified Date
18-bit bus-interface D-type flip-flop with reset and enable; 3-state (REV 4.0) PDF (115.0 kB) 74ALVT16823 [English]	02 Aug 2005

应用说明 (8)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Test Fixtures for High Speed Logic (REV 1.0) PDF (341.0 kB) AN203 [English]	02 Apr 1998
Transmission Lines and Terminations with Philips Advanced Logic Families (REV 1.0) PDF (217.0 kB) AN246 [English]	01 Feb 1998
LVT (Low Voltage Technology) and ALVT (Advanced LVT) (REV 1.0) PDF (133.0 kB) AN243 [English]	01 Jan 1998
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (2)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic shrink small outline package; 56 leads; body width 7.5 mm (REV 1.0) PDF (530.0 kB) SOT371-1 [English]	08 Feb 2016

支持信息 (2)

名称/描述	Modified Date
Footprint for reflow soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-REFLOW [English]	08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

IBIS

alvt16823 IBIS model (REV 1.0) ibs ALVT16823 4/7/2013

SPICE

alvt16 Spice model (REV 1.0) ZIP ALVT16 5/7/2013

订购信息

型号	状态	Family	功能	V_CC (V)	说明	Logic switching levels	Output drive capability (mA)	Package version	t_pd (ns)	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVT16823DL	Active	ALVT	D-type flip-flops	2.3 - 3.6	positive-edge trigger (3-state)	TTL	-32/+64	SOT371-1	1.9	250	medium	-40~85	84	24.0		SSOP56	56

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVT16823DL		SOT371-1	SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE	Tube in Drypack	Active	74ALVT16823DL,512 (9352 610 20512)	ALVT16823	74ALVT16823DL		week 13, 2005	70.8	1.33	7.52E8	1	2
				Reel 13" Q1/T1 in Drypack	Active	74ALVT16823DL,518 (9352 610 20518)	ALVT16823	74ALVT16823DL		week 13, 2005	70.8	1.33	7.52E8	1	2
				Reel 13" Q1/T1	Withdrawn	74ALVT16823DL,118 (9352 610 20118)	ALVT16823	74ALVT16823DL			70.8	1.33	7.52E8	1	NA

18-bit bus-interface D-type flip-flop with reset and enable; 3-state 74ALVT16823DL

Sorting through the low voltage logic maze 74LVC_H_245A_Q100

Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100

Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100

Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100

Test Fixtures for High Speed Logic 74ABTH162245ADL

Transmission Lines and Terminations with Philips Advanced Logic Families 74LVTN16245BDGG

LVT (Low Voltage Technology) and ALVT (Advanced LVT) 74LVTN16245BDGG

Interfacing 3 Volt and 5 Volt Applications 74LVC377PW

電圧レベルシフタ 74AVC16245DGG-Q100

Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100

ロジック製品セレクションガイド... 74LVC_H_245A_Q100

Logic selection guide 2016 74LVC_H_245A_Q100

alvt16823 IBIS model 74ALVT16823DL

alvt16 Spice model 74ALVT16827DL

SOT371-1 74LVT16543ADL

Footprint for reflow soldering 74HC_T_595_Q100

SSOP-TSSOP-VSO-WAVE LPC1114FDH28

74ALVT16823

74ALVT16823

74AVCM162836DGG

74LVT16543A

©1993 - 2024 BDTIC