74AUP1G14GM: 低功耗施密特触发反相器

74AUP1G14提供可接受标准输入信号的单路反相施密特触发器。其能够将缓慢变化的输入信号转换成清晰无抖动的输出信号。

该器件可确保整个0.8 V至3.6 V VCC范围内的极低静态和动态功耗。

该器件完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出,防止掉电时破坏性回流电流通过该器件。

输入针对正向和负向信号在不同点进行切换。正电压VT+和负电压VT-之差定义为输入迟滞电压VH.

  • 0.8 V至3.6 V的宽电源电压范围
  • 高抗噪性
  • ESD保护: HBM JESD22-A114F 3A类超过5000 V MM JESD22-A115-A超过200 V CDM JESD22-C101E超过1000 V
  • 低静态功耗;ICC = 0.9 µA(最大)
  • 闭锁性能超过100 mA,符合JESD 78 II类标准
  • 输入可接受高达3.6 V的电压
  • 低噪声过冲和欠冲,小于VCC的10 %
  • IOFF电路提供局部掉电模式操作
  • 多种封装选择
  • 额定温度范围为−40 °C至+85 °C和−40 °C至+125 °C

  • 波形和脉冲整形器
  • 无稳态多谐振荡器
  • 单稳态多谐振荡器

74AUP1G14GM: 产品结构框图
Outline 3d SOT886
数据手册 (1)
名称/描述Modified Date
Low-power Schmitt trigger inverter (REV 6.0) PDF (437.0 kB) 74AUP1G14 [English]28 Jun 2012
应用说明 (4)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]06 May 2011
MicroPak soldering information (REV 2.0) PDF (245.0 kB) AN10343 [English]30 Dec 2010
PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English]30 Oct 2002
手册 (3)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
XSON6: plastic extremely thin small outline package; no leads; 6 terminals; body 1 x 1.45 x 0.5 mm (REV 1.0) PDF (189.0 kB) SOT886 [English]08 Feb 2016
包装 (2)
名称/描述Modified Date
XSON6; Reel pack; SMD, 7" Q1/T1 Standard product orientation Orderable part number ending ,115 or X Ordering... (REV 2.0) PDF (205.0 kB) SOT886_115 [English]23 Apr 2013
XSON6; reel pack; standard product orientation; 12NC ending 132 (REV 1.0) PDF (180.0 kB) SOT886_132 [English]28 Nov 2012
支持信息 (2)
名称/描述Modified Date
Reflow Soldering Profile (REV 1.0) PDF (34.0 kB) REFLOW_SOLDERING_PROFILE [English]30 Sep 2013
MAR_SOT886 Topmark (REV 1.0) PDF (73.0 kB) MAR_SOT886 [English]03 Jun 2013
IBIS
订购信息
型号状态Family功能VCC (V)说明Logic switching levelsPackage versionOutput drive capability (mA)tpd (ns)fmax (MHz)No of bitsPower dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74AUP1G14GMActiveAUPBuffers/inverters/drivers1.1 - 3.6Schmitt-triggerCMOSSOT886+/- 1.94.7701ultra low-40~1253117.7157XSON66
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74AUP1G14GMSOT886Reflow_Soldering_ProfileReel 7" Q1/T1, Q3/T4Active74AUP1G14GM,132 (9352 790 23132)pF74AUP1G14GMAlways Pb-free0.03.293.04E811
Reel 7" Q1/T1Active74AUP1G14GM,115 (9352 790 23115)pF74AUP1G14GMAlways Pb-free0.03.293.04E811
Low-power Schmitt trigger inverter 74AUP1G14GW
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Pin FMEA for AUP family 74AUP1T34GW-Q100
MicroPak soldering information NTS0102_Q100
PicoGate Logic footprints NX3L4684
電圧レベルシフタ 74AVC16245DGG-Q100
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
MAR_SOT886 Topmark prtr5v0u2f
74AUP1G14 IBIS model 74AUP1G14GW
XSON6: plastic extremely thin small outline package; no leads; 6 terminals; body 1 x 1.45 x 0.5 mm prtr5v0u2f
Reflow_Soldering_Profile Wave_Soldering_Profile LPC1112FD20
XSON6; reel pack; standard product orientation; 12NC ending 132 NCX2200GM
XSON6; Reel pack; SMD, 7" Q1/T1 Standard product orientation Orderable part number ending ,115 or X Ordering... prtr5v0u2f
74LVT14
BGU8007