74AUP1G79GV: 低功耗D型触发器;正沿触发器

74AUP1G79提供单路正沿触发D类触发器。数据输入处的信息会在时钟脉冲从低到高转换时被传输到Q输出。在时钟从低到高转换前的某个建立时间,D输入必须保持稳定,以进行可预测操作。

所有输入的施密特触发器动作使电路在0.8 V至3.6 V的整个VCC范围内容许较缓慢的输入上升时间和下降时间。

该器件可确保在0.8 V至3.6 V的整个VCC范围内具有极低的静态和动态功耗。

该器件完全指定用于使用IOFF的部分掉电应用。IOFF电路可禁用输出,从而防止掉电时电流回流对器件造成的损坏。

74AUP1G79GV: 产品结构框图
74AUP1G79GV: 应用结构框图
74AUP1G79GV: 应用结构框图
Outline 3d SOT753
数据手册 (1)
名称/描述Modified Date
Low-power D-type flip-flop; positive-edge trigger (REV 6.0) PDF (369.0 kB) 74AUP1G79 [English]28 Jun 2012
应用说明 (3)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Pin FMEA for AUP family (REV 1.0) PDF (53.0 kB) AN11052 [English]06 May 2011
PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English]30 Oct 2002
手册 (3)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic (REV 1.0) PDF (1.4 MB) 75017458 [English]13 Oct 2014
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic surface-mounted package; 5 leads (REV 1.0) PDF (243.0 kB) SOT753 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
Tape reel SMD; reversed product orientation 12NC ending 125 (REV 1.0) PDF (186.0 kB) SOT753_125 [English]29 Nov 2012
支持信息 (1)
名称/描述Modified Date
MAR_SOT753 Topmark (REV 1.0) PDF (89.0 kB) MAR_SOT753 [English]03 Jun 2013
IBIS
订购信息
型号状态FamilyVCC (V)功能Logic switching levels说明Package versionOutput drive capability (mA)tpd (ns)fmax (MHz)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74AUP1G79GVActiveAUP1.1 - 3.6D-type flip-flopsCMOSpositive-edge triggerSOT753+/- 1.99.1400ultra low-40~12526862.1167TSOP55
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期MSLMSL LF
74AUP1G79GVSOT753Reel 7" Q3/T4, ReverseActive74AUP1G79GV,125 (9352 900 77125)p7974AUP1G79GVAlways Pb-free11
Low-power D-type flip-flop; positive-edge trigger 74AUP1G79GX
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Pin FMEA for AUP family 74AUP1T34GW-Q100
PicoGate Logic footprints NX3L4684
電圧レベルシフタ 74AVC16245DGG-Q100
NXP® ultra-low-power CMOS logic 74AUP1G/2G/3Gxxx: Advanced, ultra-low-power CMOS logic 74AUP1G86GW-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
MAR_SOT753 Topmark 74LVC1G17_Q100
74AUP1G79 IBIS model 74AUP1G79GX
plastic surface-mounted package; 5 leads 74LVC1G17_Q100
Tape reel SMD; reversed product orientation 12NC ending 125 74LVC1G17_Q100
74AVCM162836DGG
74LVC1G79
BAP70Q