74AUP2T1326GF: 低功耗双电源缓冲器/线路驱动器；3态

74AUP2T1326是高性能、双电源、低功耗、低电压的双路缓冲器/线路驱动器，具有输出使能电路。

74AUP2T1326设计用于逻辑电平转换，结合了74AUP1G32和74AUP2G126的功能。缓冲器/线路驱动器由两个输出使能输入（1OE和2OE）控制。输入1OE上的逻辑低电平使输出2Y呈高阻抗关断状态，2OE上的逻辑低电平使输出3Y呈高阻抗关断状态。输出1Y是两个输出使能输入的逻辑或的结果。

输出使能输入（1OE和2OE）是施密特触发器输入，它们在针对正向和负向信号的不同电压下切换。正电压VT+和负电压VT-之差定义为输入迟滞电压VH. 输出使能输入接受标准输入信号，能将缓慢变化的输入信号转换成清晰无抖动的输出信号。

提供的VCC(A)和VCC(B)可以是1.1 V至3.6 V之间的任何电压，因此该器件适合与具有兼容输入电平的任何低压节点（1.2 V、1.5 V、1.8 V、2.5 V和3.3 V）接合。针脚1OE、2OE和1Y以VCC(A)为基准，针脚A、2Y和3Y以VCC(B)为基准。

该器件可确保低静态和动态功耗且完全针对使用IOFF的局部掉电应用设计。IOFF电路可禁用输出，防止断电时任何破坏性回流电流通过该器件。

74AUP2T1326GF: 产品结构框图

Outline 3d SOT1081-2

数据手册 (1)

名称/描述	Modified Date
low-power dual supply buffer/line driver; 3-state (REV 2.0) PDF (180.0 kB) 74AUP2T1326 [English]	03 Jul 2012

应用说明 (2)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
PicoGate Logic footprints (REV 1.0) PDF (87.0 kB) AN10161 [English]	30 Oct 2002

手册 (2)

名称/描述	Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic extremely thin small outline package; no leads; 10 terminals; UTLP based; body 1 x 1.7 x 0.5 mm (REV 1.1) PDF (208.0 kB) SOT1081-1 [English]	08 Jun 2016