74LVC161PW: 可预置同步4位二进制计数器;异步复位

74LVC161是同步可预设二进制计数器,具有内部前视进位且可用于高速计数。通过在时钟(针脚CP)的正向边沿上同步所有触发器时钟提供了同步操作。计数器的输出(针脚Q0至Q3)可预设为高电平或低电平。并行使能输入(针脚PE)上的低电平可禁用计数操作并使数据输入(针脚D0至D3)上的数据加载到时钟正边沿上的计数器中(只要符合PE的设置和保持时间要求)。无论计数使能输入(针脚CEP和CET)上的电平如何都会发生预设。无论CP、PE、CET和CEP上的电平如何(从而提供了异步清零功能),主复位输入(针脚MR)上的低电平都会将所有四个触发器(针脚Q0至Q3)输出置于低电平。

前视进位可简化计数器的串行级联。两个计数使能输入(针脚CEP和CET)都必须为高电平时才能进行计数。CET输入被前馈是为了使能终端计数输出(针脚TC)。因此而被使能的TC输出会产生一个高电平输出脉冲,其持续时间约等于Q0的高电平输出。该脉冲可用于使能下一个级联级。

级联计数器的最大时钟频率由tPHL(CP至TC的传播延迟)和tsu(CEP至CP的设置时间)确定,计算公式如下:fmax = 1/ (tPHL(max)+tsu)

该器件是一款高性能、低功耗、低电压的硅栅CMOS器件,优于最先进的CMOS兼容TTL系列。

74LVC161PW: 产品结构框图
Outline 3d SOT403-1
数据手册 (1)
名称/描述Modified Date
Presettable synchronous 4-bit binary counter; asynchronous reset (REV 6.0) PDF (156.0 kB) 74LVC161 [English]30 Sep 2013
应用说明 (5)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English]04 Feb 2011
Power considerations when using CMOS and BiCMOS logic devices (REV 1.0) PDF (100.0 kB) AN263 [English]05 Feb 2002
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]15 Sep 1995
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic thin shrink small outline package; 16 leads; body width 4.4 mm (REV 1.0) PDF (300.0 kB) SOT403-1 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
TSSOP16; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 1.0) PDF (218.0 kB) SOT403-1_118 [English]08 Apr 2013
支持信息 (1)
名称/描述Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]08 Oct 2009
IBIS
SPICE
订购信息
型号状态FamilyVCC (V)功能Output drive capability (mA)说明Logic switching levelsPackage versiontpd (ns)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74LVC161PWActiveLVC1.2 - 3.6Binary counters/timers+/- 24asynchronous resetCMOS/LVTTLSOT403-14.9low-40~1251254.654.7TSSOP1616
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74LVC161PWSOT403-1SSOP-TSSOP-VSO-WAVEReel 13" Q1/T1Active74LVC161PW,118 (9352 105 30118)LVC16174LVC161PWweek 10, 2005123.83.872.58E811
Bulk PackActive74LVC161PW,112 (9352 105 30112)LVC16174LVC161PWweek 10, 2005123.83.872.58E811
Presettable synchronous 4-bit binary counter; asynchronous reset 74LVC161PW
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
Pin FMEA for LVC family 74LVC1G123_Q100
Power considerations when using CMOS and BiCMOS logic devices 74AHCT244PW
Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
lvc161 IBIS model 74LVC161PW
lvc Spice model 74LVC3G17GT
SOT403-1 LPC812M101JDH16
SSOP-TSSOP-VSO-WAVE LPC1114FDH28
Reel 13" Q1/T1 LPC812M101JDH16
74LVC161
PCA9633