74LVC163是同步可预设二进制计数器,具有内部前视进位且可用于高速计数。通过在时钟(针脚CP)的正向边沿上同步所有触发器时钟提供了同步操作。计数器的输出(针脚Q0至Q3)可预设为高电平或低电平。并行使能输入(针脚PE)上的低电平可禁用计数操作并使数据输入(针脚D0至D3)上的数据加载到时钟正边沿上的计数器中(只要符合PE的设置和保持时间要求)。无论计数使能输入(针脚CEP和CET)上的电平如何都会发生预设。主复位输入(针脚MR)处的低电平会在时钟输入(针脚CP)下一次正向跃迁后将触发器的所有四个输出(针脚Q0至Q3)都置于低电平(只要符合PE的设置和保持时间要求)。无论PE、CET和CEP输入针脚上的电平如何都会发生该操作。这种同步复位特性使设计者只需一个外部与非门即可修改最大计数。
前视进位可简化计数器的串行级联。两个计数使能输入(针脚CEP和CET)都必须为高电平时才能进行计数。CET输入被前馈是为了使能终端计数输出(针脚TC)。因此而被使能的TC输出会产生一个高电平输出脉冲,其持续时间约等于Q0的高电平输出。该脉冲可用于使能下一个级联级。
级联计数器的最大时钟频率由tPHL(CP至TC的传播延迟)和tsu(CEP至CP的设置时间)确定,计算公式如下:fmax = 1/ (tPHL(max)+tsu)
名称/描述 | Modified Date |
---|---|
Presettable synchronous 4-bit binary counter; synchronous reset (REV 6.0) PDF (155.0 kB) 74LVC163 [English] | 20 Nov 2012 |
名称/描述 | Modified Date |
---|---|
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English] | 13 Mar 2013 |
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English] | 13 Mar 2013 |
Pin FMEA for LVC family (REV 1.0) PDF (44.0 kB) AN11009 [English] | 04 Feb 2011 |
Power considerations when using CMOS and BiCMOS logic devices (REV 1.0) PDF (100.0 kB) AN263 [English] | 05 Feb 2002 |
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English] | 15 Sep 1995 |
名称/描述 | Modified Date |
---|---|
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English] | 19 Nov 2015 |
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English] | 08 Jan 2015 |
名称/描述 | Modified Date |
---|---|
plastic thin shrink small outline package; 16 leads; body width 4.4 mm (REV 1.0) PDF (300.0 kB) SOT403-1 [English] | 08 Feb 2016 |
名称/描述 | Modified Date |
---|---|
TSSOP16; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 1.0) PDF (218.0 kB) SOT403-1_118 [English] | 08 Apr 2013 |
名称/描述 | Modified Date |
---|---|
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English] | 08 Oct 2009 |
型号 | 状态 | Family | VCC (V) | 功能 | Output drive capability (mA) | 说明 | Logic switching levels | Package version | tpd (ns) | Power dissipation considerations | Tamb (Cel) | Rth(j-a) (K/W) | Ψth(j-top) (K/W) | Rth(j-c) (K/W) | Package name | No of pins |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
74LVC163PW | Active | LVC | 1.2 - 3.6 | Binary counters/timers | +/- 24 | synchronous reset | CMOS/LVTTL | SOT403-1 | 4.9 | low | -40~125 | 125 | 4.6 | 54.7 | TSSOP16 | 16 |
产品编号 | 封装说明 | Outline Version | 回流/波峰焊接 | 包装 | 产品状态 | 部件编号订购码 (12NC) | Marking | 化学成分 | RoHS / 无铅 / RHF | 无铅转换日期 | EFR | IFR(FIT) | MTBF(小时) | MSL | MSL LF |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
74LVC163PW | ![]() | SOT403-1 | SSOP-TSSOP-VSO-WAVE | Reel 13" Q1/T1 | Active | 74LVC163PW,118 (9352 105 60118) | LVC163 | 74LVC163PW | ![]() ![]() ![]() | week 10, 2005 | 123.8 | 3.87 | 2.58E8 | 1 | 1 |
Bulk Pack | Active | 74LVC163PW,112 (9352 105 60112) | LVC163 | 74LVC163PW | ![]() ![]() ![]() | week 10, 2005 | 123.8 | 3.87 | 2.58E8 | 1 | 1 |