首页 > 产品服务 > 数字逻辑电路 > LSTTL

54LS197 / 74LS197 LSTTL型可预置四位二进制计数器/锁存器

54LS197 / 74LS197 特点

• 进行四位二进制计数
• 全可编程序（预置）
• 完全独立的清除输入
• 输入二极管箝位简化系统设计
• 输出QA 除了驱动时钟 2输入端外，还能保持全扇出能力
• 典型参数：f工作频率=40MHz Pd=80mW

功能表

（工作）方式选择表计数时序（注 A）

	输入	工作模式
清除	计数/置数 时钟 CLK
L	× ×	清零（复位）
H	L ×	置数（预置）
H	H ↓	计数

H=高电平 L=低电平×=不定（高或低电平）

↓=由“高”→“低”电平的跃变

计数	输			出
	QD	QC	QB	QA
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

 

54LS197/74LS197 说明：

这种可预置四位二进计数器是由四个直接耦合主从触发器组成，通过内部互连组成一个 2分频和一个 8分频计数器。这种四位计数器是可全编程的，即可通过在计数 /置数输入上加一低电平，并在数据输入端加上所需的数据，就可将输出预置到任何电平。这些输出将随数据输入而变化，不受时钟状态的影响。

在计数操作期间，信号将在时钟脉冲的下跃变边沿传输到输出。这种计数器采用直接清除，当直接清除端是低电平时，则所有输出都为低电平，而不管时钟是什么状态。

假如将计数 /置数输入当选通使用并将数据送入数据输入端，则这种计数器也可做 4位寄存器使用。当计数 /置数输入端为低电平时，输出将直接随数据输入而变，但当计数/置数输入为高电平时且时钟处于无效状态时，输出将保持不变。

所有输入端都用二极管箝位，以尽量减小传输线的影响，简化系统设计。本电路与大多数 TTL和 DTL逻辑系列相容。逻辑图

推荐工作条件

符号	参数名称		74LS197			54LS197			单位
			最小	典型	最大	最小	典型	最大
Vcc	电源电压		4.75	5	5.25	4.5	5	5.5	V
VIH	输入高电平电压		2.0			2.0			V
VIL	输入低电平电压				0.8			0.7	V
IOH	输出高电平电流				-400			-400	μA
IOL	输出低电平电流				8			4	mA
fCK	时钟频率	时钟 1	0		30	0		30	MHz
		时钟 2	0		15	0		15
		时钟 1	20			20			ns
tW	脉冲宽度	时钟 2	30			30
		清除	15			15
		置数	20			20
tsu	建立时间	高电平数据	10			10			ns
		低电平数据	15			15
th	保持时间	高电平数据	tW（置数）			tW（置数）			ns
		低电平数据	tW（置数）			tW（置数）
ten	计数使能时间	时钟 1	30			30			ns
		时钟 2	60			60
TA	工作环境温度		-40		85	-55		125	℃

电 性 能（除特别说明外，均为全温度范围）

符号	参数名称	测试条件		74LS197			54LS197			单位
				最小	典型	最大	最小	典型	最大
VIK	输入钳位电压	Vcc=最小 II=-18mA				-1.5			-1.5	V
VOH	输出高电平电压	Vcc=最小 VIL=最大 VIH=2V IOH =最大		2.7			2.5	3.4		V
VOL	输出低电平电压（注 2）	Vcc=最小 VIL =最大 VIH=2V IOL=最大				0.5		0.25	0.4	V
		Vcc=最大	CLK2			0.2			0.2	mA
II	(最大输入电压时 ) 输入电流	VI=7V	CLK1、			0.2			0.2
			其它			0.1			0.1
			CLK2			40			40	μA
IIH	输入高电平电流	VI=2.7V Vcc=最大	CLK1、			40			40
			其它			20			20
			CLK1			-2.4			-2.4	mA
IIL	输入低电平电流	Vcc=最大 VI=0.4V	CLK2			-1.3			-1.3
						-0.8			-0.8
			其它			-0.4			-0.4
IOS	输出短路电流	Vcc=最大 VO=0V		-20		-100	-20		-100	mA
ICC	电源电流	Vcc=最大（注 1）				27		16	27	mA

注 1：测 ICC时，所有输出开路 , 所有输入接地。注 2：QA输出的测试条件是规定的 IOL加上时钟 2（CLK2）输入的 IIL极限值。这样可以驱动时钟 2输入端而同时保持全扇出能力。

所有典型值均在 Vcc=5.0V, TA=25℃下测量得出。

交流（开关）参数 （Vcc=5.0V, TA=25℃）

符号	参数名称	从（输入）	到（输出）	测试条件		参数值		单位
					最小	典型	最大
fmax	最大时钟频率	CLK1	QA		30	40		MHz
tPLH	传输延迟时间	时钟 1	QA			8	15	ns
tPHL	传输延迟时间	CLK1				14	21
tPLH	传输延迟时间	时钟 2	QB			12	19	ns
tPHL	传输延迟时间	CLK2				23	35
tPLH	传输延迟时间	时钟 2	QC			34	51	ns
tPHL	传输延迟时间	CLK2				42	63
tPLH	传输延迟时间	时钟 2	QD			55	78	ns
tPHL	传输延迟时间	CLK2		CL=15pF		63	95
tPLH	传输延迟时间	数据	QA、QB、	RL=2kΩ		18	27	ns
tPHL	传输延迟时间	A、B、C、D	QC、QD			29	44
tPLH	传输延迟时间	计数/置数				26	39	ns
tPHL	传输延迟时间		任一 Q			30	45
tPHL	传输延迟时间	清零	任一 Q			34	51	ns

54LS197 / 74LS197 技术支持

• 54LS197 / 74LS197 数据手册Datasheet 下载 . pdf