Virtex-6 HXT FPGA 器件

Virtex®-6 HXT FPGA 针对需要超高速串行连接功能的应用进行了优化,通过 6.6Gbps GTX 收发器和 11.18Gbps GTH 收发器组合提供了业界最高串行带宽,从而支持新一代数据分组和传输、交换机结构、视频开关和成像设备。

Virtex-6 HXT FPGA 优点
实现了最高的串行带宽
  • 带宽最高的 FPGA 提供了低风险方法,能够迅速为面向网络、电信和成像行业中的桥接、转换与群集的、功能强大的 40G 和 100G 应用进行原型开发和生产
  • 面向 100GE MAC 和 100GE-Interlaken 桥接的单 FPGA 解决方案
  • 面向 40G 发射机应答器/复用转发器的单 FPGA 解决方案
  • 利用 FEC 有效实现 100G 发射机应答器/复用转发器
  • 实现高级功能集成,如分组处理、加密和流量管理
  • GTH 多速率收发器多达24个,支持 11Gbps 以上的线路速率,用于连至 x10G、40G 和 100G 网络
  • GTX 多速率收发器多达48个,支持高达 6.6Gbps 的线路速率,实现了到早期 ASIC、ASSP 和背板的可靠接口
利用 11.18Gbps GTH 收发器实现了最高的带宽
  • 利用支持 9.953Gbps~11.18Gbps 线路速率的收发器构建高效的、到 x10G、40G 和 100G 以太网网络的链路
  • 单个 Virtex-6 HXT FPGA 内的 GTH 收发器多达24个
  • 低功耗:220mW(典型值)@10.3125Gbps
  • 利用内置式 Tx 预加重、Rx 线性均衡和 Rx DFE 实现芯片-芯片、芯片-光纤和 10G 背板应用所需的信号完整性
  • 用于实现简便易用性的复杂自适应均衡引擎
  • 保证符合常见标准的要求,如 10/40/100G 以太网、OTU-/2/4、OC-192
  • 集成式 64b/66b 和 8b/10b 编码支持
  • 简单而高度灵活的时钟控制结构,实现了多协议设计
利用 6.6Gbps GTX 收发器实现低功耗串行连接功能
  • 利用支持 150Mbps~6.6Gbps 线路速率的收发器连至早期 ASIC、ASSP 和背板
  • 功耗降低了25%:在 6.6Gbps 下,功率低于 150mW(典型值)
  • 单个 Virtex-6 HXT FPGA 内的 GTX 收发器多达48个
  • 高度灵活的时钟控制技术实现了独立 Rx 和 Tx 操作,能够有效地将某些应用的收发器数量加倍
  • 保证符合常见标准的要求,如 10/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
  • 第二代集成式 PCI Express 模块和第三代三态以太网 MAC 模块可以轻松实现常见接口
Virtex-6 FPGA 的特性
特点 LXT SXT HXT
40nm ExpressFabric™ 架构,采用6输入 LUT
600MHz 时钟管理通道(2 MMCM) 6 - 18 12 - 18 12 - 18
600MHz block RAM(1,000Kb) 5.6 - 25.9 25.3 - 38.3 18.1 - 32.8
采用 ChipSync 技术的 1.40Gbps SelectIO
6.6Gbps GTX 收发器 12 - 36 12 - 36 12 - 48
11.18Gbps GTH 收发器 - - 24
PCI Express(PCIe)端点/根端口模块 1 - 2 2 2 - 4
以太网媒体访问控制器模块 4 4 2 - 4
600MHz DSP48E1 slice 288 - 864 1,344 - 2,016 576 - 864
系统监控器和模数转换器
第三代 sparse chevron 封装技术
增强型配置和比特流保护
Virtex-6 HXT FPGA 器件应用领域
设计高效的分组处理系统

将 PHY 功耗降低80%,削减分组处理系统成本。

  • 在现有功耗和冷却面积内实现更高的性能和带宽
  • 整合了分组处理和流量管理功能以及更快、更宽的数据通路,可以满足苛刻的吞吐量和延迟要求
  • GTX 收发器多达48个,为系统端接口提供了灵活选项:6.25G、5.0G、4.25G、3.125G
  • 利用灵活的 SelectIO™ 技术实现高带宽数据缓冲,简化到 DDR3、RLDRAM 和 QDR SRAM 的接口,并且不施加分组限制
  • 高达 32Mb 的 Block RAM,实现了低延迟数据缓冲
  • 利用面向主要协议的 IP 和灵活的、支持 11Gbps 以上的线路速率的串行收发器实现 40G 与 100G 桥接

用于核心网络的 OTU-4 成帧和 EFEC

实现到具有成帧、前向纠错(EFEC)功能的 100GE MAC 的光学接口,并利用2个 Virtex-6 HXT FPGA 通过 Interlaken 连接 ASIC(或背板)。

创建创新型分组处理和流量管理解决方案

将 PHY 功耗降低80%,削减传输系统成本。

  • 利用 GTH 收发器满足严格的 OTU 协议抖动要求
  • 灵活的时钟控制轻松实现了多个独立的时钟域
  • 利用面向主要协议的 IP 和灵活的、支持 11.18Gbps 线路速率的串行收发器实现 40G 与 100G 桥接

用于核心网络的分组处理和流量管理器

利用2个 Virtex-6 HX380T FPGA 通过 Interlaken 实现了全面的 100Gbps 分组处理线卡,包括 CFP 光学接口、100GE MAC、100Gbps 输入分类引擎、100Gbps 输入流量管理器、外部 SDRAM 的高带宽缓冲和到 NPU(或背板)的接口

为能够提供动态、高分辨率广播用视频和音频的系统实现高开关容量

整合了 Virtex-6 FPGA 和 Spartan-6 FPGA 系列来构建低成本、用于连接广播和电信网络的、基于 IP 的设备。

  • 通过在带有48个 GTX 收发器和24个 GTH 收发器的大容量 FPGA 内整合接口、编解码器和视频处理算法来降低单位通道成本
  • 利用集成式 DSP 资源提高视频质量,进而实现系统差异化
  • 在 10Gbps 以太网上聚集多个未压缩的、高达全 1080p60 HD 的 SDI 视频流,或者在 1Gbps 以太网上连接多个压缩的 ASI 流,以便利用集成式低功耗收发器实现三重播放服务
  • 利用面向三速率 SDI、视频多路复用器/多路分配器等的参考设计加快实现步伐

支持 SD/HD/3G-SDI 接口的新一代生产开关

实现更高的图像质量,支持更多视频流,同时还能利用 Spartan-6 和 Virtex-6 FPGA 降低功耗。

应用技术支持与电子电路设计开发资源下载
描述 修改 大小
DS160:7 Series FPGA Overview v1.7 308 KB
DS152:Virtex-6 FPGA Data Sheet: DC and Switching Characteristics v3.4 2.27 MB
UG371:Virtex-6 FPGA GTH Transceivers User Guide v2.5 5.4 MB
Spartan-6 产品简介(英文)   1.16 MB

更多Virtex-6 HXT 技术资料